基于FIFO IDT7202-12的數(shù)字存儲示波器

引 言
    伴隨著電子技術快速的發(fā)展，越來越多的人加入電子開發(fā)的大軍。在學習電子技術和研發(fā)項目的過程中，避免不了要使用一些儀器，例如萬用表、示波器等等，然而對于一些非專業(yè)的愛好者，擁有一臺數(shù)字示波器是比較“奢侈”的。本設計介紹的數(shù)字示波器，因其具有成本低、制作簡單、測量精度高等優(yōu)勢，恰恰滿足了這一部分人的需求。
    制作出示波器簡單，但要想制作出高模擬輸入帶寬的示波器卻不易。主要器件的選擇是實現(xiàn)高模擬輸入帶寬設計目標的關鍵。本文選用C8051F020單片機作為CPU，它擁有簡單的51內核且I／O資源豐富。A／D選用8位高速模／數(shù)轉換器TDA8703，最高采樣率為40 Msps。另外，采用雙口FIFO-IDT7202LA-12，它是先進先出雙口存儲器，最快的存入時間為12 ns。
    本系統(tǒng)主要包括前端模擬信號電路調理模塊、信號采集電路模塊、信號傳輸模塊、各芯片邏輯控制電路模塊、顯示模塊等。

1 前端模擬信號電路調理模塊
    該模塊采用高速運放LM6361和高速比較器AD744，如圖1所示。

    本設計選用成品探頭。為了防止過壓輸入，在高速比較器AD744前端加2個保護二極管，把輸入信號嵌位到±12 V內，對整個系統(tǒng)起保護作用。然后經過ICI反向放大，再經IC2把相位倒回信號初始相位。由于本設計采用的AD電壓輸入范圍為1．55～3．26 V，所以應用IC3加一個直流分量把輸入信號“抬到”A／D的輸入范圍內。

2 信號采集電路模塊
    該模塊采用的A／D轉換器是TDA8703。它是Philips公司生產的高速模／數(shù)轉換器，采樣率是40 Msps，8位分辨率，信噪比很高，與TTL電平兼容，具有內部參考電壓。
    TDA8703的輸入電壓和輸出二進制碼如表1所列，采樣時序如圖2所示。

    時鐘的上升沿到來時開始采樣，當時鐘的下一個周期上升沿上升時，轉換結束。由于高達40 Msps的采樣率，普通的單片機很難能“跟上節(jié)奏”，這時采用雙口RAM——IDT7202，與之配合使用，以達到與單片機同步的目的。IDT7202是AMD公司推出的一款先進／先出雙口存儲器。本設計選用的型號是IDT7202-12，也就是存入數(shù)據(jù)的時間是12 ns，即存入頻率高達83 MHz，完全可以與40 Msps的AD匹配，所以兩塊芯片可以用同一時鐘采樣并存儲(如圖3所示)。IDT7202有1 024字節(jié)的存儲深度，低功耗，CMOS工藝，有3種狀態(tài)標志(空、半滿、滿)，工業(yè)級溫度(一40～80℃)。

    TDA8703的采樣時鐘與IDT7202的寫信號接同樣一個時鐘，這樣便使兩者同步。當采樣1 024個點時，關閉采樣時鐘信號，IDT7202的FF端低電平有效，CPU把IDT7202中的數(shù)據(jù)取出并查詢IDT7202的空標志位端；當?shù)陀行r，意味著IDT7202中的數(shù)據(jù)全部被取出，這時重新開采樣時鐘信號，重復上一過程。
    由于本設計顯示采用的是PC機，受到串口上傳波特率的限制，所以很難實現(xiàn)高頻信號的測量，而上述設計恰恰在一定程度上解決了這個問題。由于1 024個采樣點是連續(xù)的，可以逐步上傳而形成完整的波形。但是，把1 024個采樣點上傳給PC機的過程中ADC是禁止采樣的，所以在PC機上看到的波形有不連續(xù)的“接頭”。不過，這對于簡易的數(shù)字存儲示波器是可以“容忍”的。
    在設計的過程中，由于走線過多，所以即使試驗階段也得做PCB板；但是由于各芯片間的控制邏輯不確定，很容易出錯。這時采用CPLD來搭建此系統(tǒng)的邏輯電路，一旦出錯，可以隨時修改，直到正確。如果整個系統(tǒng)調試成功后，用與、或、非等邏輯電路替換CPLD，這樣可降低成本。

3 信號傳輸模塊 
    本設計負責信號傳輸?shù)腃PU是C8051F020。C8051F系列單片機是完全集成混合信號的系統(tǒng)級芯片，具有與8051兼容的控制器內核，與MCS-51指令集兼容；除具有標準8051的數(shù)字外設部件外，片內還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其他數(shù)字外設及功能部件。C8051F單片機采用流水線結構，機器周期由標準的12個系統(tǒng)時鐘降為1個系統(tǒng)時鐘周期，處理能力大大提高，峰值性能可達25 MIPS。
    C8051F單片機是能真正獨立工作的片上系統(tǒng)(SoC)。每個MCU都能有效地管理模擬外設和數(shù)字外設，可以關閉單個或全部外設節(jié)省功耗。Flash存儲器還具有片上重新編程能力，可用于非易失性數(shù)據(jù)存儲，并允許現(xiàn)場更新8051固件。
    片內JTAG調試支持功能允許使用安裝在最終應用系統(tǒng)上的產品MCU進行非侵入式(不占用系統(tǒng)資源)、全速、在系統(tǒng)調試。該調試系統(tǒng)支持觀察、修改儲存器和寄存器，支持斷點、單步、運行、停機命令。在使用JTAG調試時，所有的模擬和數(shù)字外設都能全功能運行。
    C8051F具有標準8051兼容的I／O端口。有的端口在某些器件中沒有引出腳，這樣的端口可用作通用寄存器。I／O端口的工作情況與8051相似，但有些改進。每個端口I／O引腳都可以被配置為推挽或漏極開路輸出。在標準8051中固定的“弱上拉”可以被禁止，這為低功耗應用提供了進一步節(jié)電的能力。最突出的改進是引入了數(shù)字交叉開關。這是一個大的數(shù)字開關網(wǎng)絡，允許將內部數(shù)字系統(tǒng)資源分配給端口I／O引腳。與具有標準復用數(shù)字I／O的微控制器不同，這種結構可支持所有的功能組合?？赏ㄟ^設置交叉開關控制寄存器，將片內的計數(shù)器／定時器、串行總線、硬件中斷、ADC轉換啟動輸入及微控制器內部的其他數(shù)字信號配置為出現(xiàn)在端口I／O引腳。這就允許用戶根據(jù)自己的特定應用選擇通用端口I／O和所需數(shù)字資源的組合。
   

4 顯示模塊
    本設計采用PC顯示波形，主要是因為通過應用VB能很容易地實現(xiàn)波形的顯示，并且還能將波形數(shù)據(jù)存儲到硬盤當中，以實現(xiàn)示波器的存儲功能。但是要注意以下幾點：
    ①波形消隱。在實際使用時一般需要連續(xù)顯示波形。連續(xù)顯示波形時，在顯示下一幅波形之前，首先需要將上一幅波形清除或消隱。VB的圖片框和窗體提供了CLS方法，可以實現(xiàn)波形的清除；但在連續(xù)顯示和清除波形時，存在嚴重的閃爍現(xiàn)象。
    將顯示波形的圖片框或窗體的DrawMode屬性在屬性框中設置成13-Copy Pen，或者在程序中使用類似Picturel．DrawMode =vbXorPen的語句將畫筆設置成“異或筆”，顯示波形后經過二次重畫即可消隱已經顯示的波形。整幅顯示一整幅消隱波形一樣可出現(xiàn)一定的閃爍，但通過消隱一條線段一顯示一條新線段的方法可徹底消除閃爍問題。該方法對波形顯示區(qū)中的文字或其他控件均不會造成影響。
    ②雙通道問題。在VB當中，曲線是利用連接“當前點”而生成的。要在一個圖片框上實現(xiàn)是很難完成的，所以設計雙通道波形顯示程序時，可在窗體上放置兩個圖片框，每個圖片框用于顯示一個通道的波形，編程時在兩個圖片框中交替顯示一個通道的波形。當顯示速度較快時，宏觀上可得到雙通道同時顯示的效果。

5 有源時鐘模塊
    本設計ADC的采樣率高達40 Msps，所以ADC的采樣時鐘用40 MHz有源晶振。有源時鐘及分頻電路如圖4所示。

    把40 MHz晶振分成不同的8個頻率，這樣可調節(jié)ADC的采樣率，以適應不同的被測信號。這部分電路在做PCB時要注意走線，有源晶振和ADC之間距離不要超過1 000 mil(2．54 cm)。另外，做PCB時應把數(shù)字地和模擬地分開，最后用O Ω電阻跨上；最好兩面“鋪地”，這樣可以大大提高PCB的可靠性。

結 語
    本設計的優(yōu)點就是可以用較低的成本制作出性價比很高的示波器，能很好地滿足學生或一些經費不是很充足的業(yè)余電子愛好者的需求。經過試驗，整個系統(tǒng)非常穩(wěn)定。測方波時，采樣率最好是被測信號頻率的5～8倍，這樣效果能達到最佳。