基于AD8260的便攜式多功能數(shù)字分析儀的前放電路設計

0 引言
    示波器和頻率計是電子測量的常用儀表，其前端電路的設計對于儀表整體的性能指標起著十分關鍵的作用。本文主要介紹一款基于AD8260的數(shù)字分析儀前端模塊的設計方法。AD8260是AD公司生產(chǎn)的一款大電流驅(qū)動器及低噪聲數(shù)字可編程可變增益放大器(DGA)。該器件增益調(diào)節(jié)范圍為－6~+24 dB，可調(diào)增益的-3dB帶寬為230 MHz，可采取單電源3．3 V、5 V或+／-5 V雙電源供電。主要用于數(shù)字控制自動增益系統(tǒng)、收發(fā)信號處理等領域。本設計主要使用其數(shù)字控制自動增益功能。

1 設計原理
    該數(shù)字分析儀包含示波器和頻率計兩大功能。頻率計功能分為高頻段和低頻段兩部分，其中20 MHz以下頻率信號由采樣后的示波器來測量；高于20 MHz的頻率信號則由頻率計通過等精度算法實現(xiàn)。為提高測量精度，本設計采用高穩(wěn)定度的恒溫晶振來為系統(tǒng)提供時鐘源，通過FP-GA內(nèi)置鎖相環(huán)為各模塊提供各時鐘信號。而對于100 MHz帶寬示波器功能的實現(xiàn)，若由單芯片的超高速采樣來實現(xiàn)，則要對采樣后的高速信號進行存儲，這種方法不易實現(xiàn)，且對電路的工藝要求也很高。為了避免這種情況．本設計參考了TEKtronix公司的100 MHz示波器的設計，因而采用了3片ADC來實現(xiàn)對輸人信號的分時采樣，并在分別存儲后由DSP處理。
    本文主要介紹數(shù)字分析儀前端模塊的設計。由于示波器的輸入信號幅度范圍一般為+／-5Vpp，而AD9433 (AD采樣芯片)的輸入信號幅度要求不大于2Vpp，因此，在采集電路的前端加入信號衰減和信號增益兩級幅度調(diào)整電路，可保證測量的正確性，提高測量的精確度。與NI的數(shù)字分析儀不同，本數(shù)字分析儀的頻率計功能不是由超高速采樣后通過數(shù)字信號分析來實現(xiàn)，而是根據(jù)等精度頻率測量的原理來實現(xiàn)的，這樣可以大大降低儀表的造價。同時，考慮到儀表的便攜性及工程人員的應用習慣，本儀器只提供了單通道輸入，沒有設計外部觸發(fā)通道，因而簡化了儀表的體積，同時降低了設計的難度。數(shù)字分析儀前端模塊的原理框圖如圖1所示。

    本系統(tǒng)的輸入信號經(jīng)過壓保護電路及交直流耦合選擇后，將進入高阻衰減網(wǎng)絡，并通過外部控制信號實現(xiàn)對輸入信號的1：1、1：10的高阻衰減，衰減后的信號經(jīng)差分變換后進入AD8260進行程控增益，程控增益后的信號一路直接進入AD9433進行高速采樣(此處要求增益后的信號幅度盡量達到AD9433的滿量程輸入，以提高AD采樣的精度)，并將采樣后的數(shù)據(jù)送入FPGA進行相應處理，從而實現(xiàn)示波器功能；而程控增益后的另一路信號則通過單端變換進入FPGA進行相應的處理，進而實現(xiàn)高頻頻率計數(shù)功能。

    圖2所示是AD8260的外圍電路，其中AD8260芯片采用±5 V雙電源供電，也可以通過跳線實現(xiàn)+3．3V單電源供電。即將-5VS接地，R21焊接，R22斷路，+5VS接+3．3 V。

2 設計電路
    數(shù)字分析儀前放電路中的耦合選擇及衰減控制電路如圖3所示，其中輸入信號由CH1通道進入，經(jīng)D1、D2過壓限幅后，通過GPI01控制K2繼電器的通和斷，以分別選擇示波器的直流、交流耦合模式。然后進入1x、1 0x的高阻衰減(由GPI-02控制K1繼電器實現(xiàn))，其中C1、C2、C3、R3、R5組成了10x高阻衰減網(wǎng)絡。衰減后的信號直接可送往AD8260進行數(shù)字程控增益放大。1x或10x衰減后的信號由AD8260的17、18腳輸入，經(jīng)AD8260內(nèi)部前端放大器6 dB的固定增益放大、-30 dB程控衰減以及末級放大器18 dB固定增益放大后，將由7和8腳輸出。所以，模塊總的增益范圍為-6～+24 dB。AD8260內(nèi)部的數(shù)字程控增益功能框圖如圖4所示，表1所列是AD8260的增益調(diào)節(jié)真值表。
    當信號由AD8260的7腳和8腳輸出后，一路以差分形式直接送往3片AD9433進行時分高速AD采樣，以實現(xiàn)100 MHz示波器及20 MHz以下的頻率計功能；另一路通過R19、R20組成的電阻匹配網(wǎng)絡及T1變壓器轉(zhuǎn)換為單端信號送往FPGA直接進行高頻信號的頻率計數(shù)。本設計的FPGA采用ALTERA公司的EP2C20。并通過FPGA內(nèi)置鎖相環(huán)對輸入的高精度時鐘信號進行倍頻，其內(nèi)核時鐘為600 MHz，頻率計數(shù)準確度達10－7的功能。在PCB制版中，因為是高頻電路的設計，因此，為了防止各模塊電源對電路的干擾，每個模塊的電源都要用電感和電容進行隔離和濾波。另外。還要注意數(shù)字電路和模擬電路的隔離。

3 結束語
    經(jīng)在實際系統(tǒng)中的調(diào)試證明，本文所介紹的方案能有效地實現(xiàn)100 MHz以下信號的程控放大，且成本較低，具有一定的實際意義。