ADuC7128實現(xiàn)寬頻帶相位測量系統(tǒng)
相位測量在工業(yè)自動化儀表、智能控制及通信電子等許多領(lǐng)域都有著廣泛的應(yīng)用,要想滿足一定的測量精度就要求微處理器的時鐘頻率足夠高。同樣,運用此方法對高頻信號進(jìn)行測量時,由于相位差相對較小,一般的微處理器時鐘頻率,已經(jīng)無法滿足高精度的計數(shù)要求,這樣必然會影響相位測量的精度。所以,必須提高標(biāo)準(zhǔn)時鐘的計數(shù)頻率,才能滿足測量要求。這樣,一方面增加了設(shè)計本身的難度,另一方面也提高了選用元器件的要求。
本系統(tǒng)首先采用頻率變換法將高頻輸入信號轉(zhuǎn)換成低頻信號后,且保持原信號的相位不發(fā)生變化,再利用基于ADuC7128 為控制核心的數(shù)字測相系統(tǒng)進(jìn)行測量,從而完成了寬頻帶輸入信號的相位測量。
1 差頻變換原理的引入
利用數(shù)學(xué)模型將被測信號和參考信號描寫成如下形式:
被測信號:
參考信號:
其中: A 為被測信號的幅值; B 為參考信號的幅值; f為被測信號的頻率; f0 為參考信號的頻率; θ 是被測信號的幅角。
同時,將兩個信號y1 和y2 送入混頻器內(nèi)進(jìn)行混頻操作相乘后,會得到信號y3。
再將y3 送入低通濾波器進(jìn)行濾波處理,濾除高頻信號,剩下的低頻信號數(shù)學(xué)表達(dá)式為:
y3 與y1 相比,幅度呈線性變化,幅角不變,但頻率降低,其頻率是被測信號與參考信號的頻率差。對于測量y3 來說,比直接測量y1 容易得多。這樣把差頻變換法應(yīng)用到高頻信號的相位測量上,既可以提高相位測量的精度,又可以拓寬輸入信號的頻帶。
2 數(shù)字測相系統(tǒng)設(shè)計
2. 1 硬件結(jié)構(gòu)設(shè)計
如圖1 所示,本系統(tǒng)主要由信號調(diào)理電路、頻率變換電路以及微處理器控制電路3 部分組成。
圖1 硬件電路原理框圖2. 1. 1 信號調(diào)理電路
信號調(diào)理電路要完成對輸入信號的耦合、衰減、放大、電平調(diào)整等功能,系統(tǒng)有良好性能的前端模擬通道是進(jìn)行高精度測量所必須的[3]。本設(shè)計中的兩路信號調(diào)理通道CH1 和CH2 具有完全相同的對稱結(jié)構(gòu),且同時對輸入信號進(jìn)行信號調(diào)理。
2. 1. 2 頻率變換電路
模擬乘法器是一種完成兩個模擬信號相乘的電子器件,由于乘法器與雙平衡混頻器相比具有更好的線性。因此,本設(shè)計選用了ADI 公司的AD834芯片作為系統(tǒng)的混頻器使用,利用AD834 將待測信號與ADuC7128 內(nèi)部DDS 模塊產(chǎn)生的參考信號進(jìn)行混頻后,再將差頻信號以單端電壓信號的方式輸出。
頻率變換電路如圖2 所示,AD834 的引腳X1和Y2 均與地相連,將待測信號與參考信號分別以單端輸入的形式輸入到AD834 的兩個信號端口Y1、X2。選擇Y1、X2 作為單端輸入引腳是因為這兩個引腳離輸出端比較遠(yuǎn),選擇它們作為輸入可以減小輸入信號到輸出端的耦合分量。根據(jù)設(shè)計需要,在AD834 后面接入一個具有高開環(huán)增益的運算放大器OP-07,通過OP-7 和R7、R6 組成I /V 轉(zhuǎn)換電路,這樣就可以將乘法器的輸出信號由雙端差分電流形式轉(zhuǎn)化為單端電壓形式。
圖2 頻率變換電路
2. 1. 3 微處理器控制電路
在進(jìn)行頻率轉(zhuǎn)換時,需要一個頻率可調(diào)的信號源提供參考信號。以ARM7 為內(nèi)核開發(fā)的高性能微處理器ADuC7128 內(nèi)部集成了一個輸出頻率可達(dá)到25 MHz 的DDS 模塊,信號的輸出電壓在1 V 左右。其技術(shù)指標(biāo)滿足了作為參考信號的要求。同時,ADuC7128 可通過內(nèi)部PLL 進(jìn)行時鐘倍頻,最高工作頻率可達(dá)41. 78 MHz,工作電壓在圖3ADuC7128控制電路3. 0 ~ 3. 6 V 范圍內(nèi)。ADuC7128 微處理器自身結(jié)構(gòu)緊湊、體積小,能夠有效提高系統(tǒng)的集成度和可靠性。ADuC7128 微處理器的控制電路,如圖3 所示。
圖3 ADuC7128 控制電路
在本系統(tǒng)中,首先打開CH1 通道上的模擬開關(guān),使被測信號繞過頻率轉(zhuǎn)換電路,而直接進(jìn)入比較器LT1715 進(jìn)行整形,然后ADuC7128 利用內(nèi)部計數(shù)器T0 產(chǎn)生的標(biāo)準(zhǔn)計數(shù)脈沖對整形之后的脈寬信號進(jìn)行高速填充。如果計數(shù)值為N,標(biāo)準(zhǔn)計數(shù)脈沖的周期為ΔT,則輸入信號的頻率為f,周期為T:
DACOUT 是一個用來設(shè)置ADuC7128 內(nèi)部DDS 輸出頻率的一個控制信號,在本設(shè)計中,當(dāng)輸入信號的頻率超過30 kHz 時,ADuC7128 內(nèi)部DDS 保持產(chǎn)生一個與輸入信號頻率相差30 kHz 的正弦波信號,作為頻率轉(zhuǎn)換的參考信號。
經(jīng)過混頻、低通濾波、整形比較之后的兩路正弦波信號,已經(jīng)變成頻率在30 kHz 以下的方波信號Q1 和Q2。IRQ0、IRQ1 是ADuC7128 的兩個中斷引腳,分別將Q1 的輸出端與ADuC7128 的IRQ0 引腳連接,Q2 的輸出端與ADuC7128 的IRQ1 引腳連接。
IRQ0 用于檢測Q1 信號的下降沿,一旦Q1 信號的下降沿到來時,ADuC7128 內(nèi)部計數(shù)器T1 開始工作,IRQ1 用于檢測Q2 信號的下降沿,一旦Q2 信號的下降沿到來時,ADuC7128 內(nèi)部計數(shù)器T1 停止工作。這樣,計數(shù)器T1 上的累計值就是兩個方波間隔的脈沖數(shù)n,如果已知T1 的計數(shù)間隔Δt',即可知兩個方波的時間間隔Δt:
從而通過公式( 8) 即可計算出兩輸入信號的相位差θ。
2. 2 軟件設(shè)計
本系統(tǒng)的軟件設(shè)計主要是完成系統(tǒng)初始化、內(nèi)部數(shù)據(jù)處理、數(shù)據(jù)結(jié)果顯示等功能。圖4 是系統(tǒng)的主程序和相位測量流程圖。
圖4 主程序和相位測量流程圖
3 測試結(jié)果與分析
兩路同頻輸入信號是由一個相位差可調(diào)節(jié)的高精度信號源產(chǎn)生。當(dāng)輸入信號頻率小于30 kHz時,由ADuC7128 內(nèi)部計數(shù)器直接計數(shù),經(jīng)過數(shù)據(jù)處理后得出相位差。輸入信號在進(jìn)行過零比較時,由于兩路輸入信號之間的電平不相等所引起的幅相誤差,使得整形后產(chǎn)生的方波有所失真。圖5 是兩路輸入信號為100 kHz,相位差75°的正弦波信號,經(jīng)過頻率變換及濾波整形后,兩個信號的相位保持不變,頻率變?yōu)?0 kHz、幅度線性變化,如圖6 所示。
圖5 兩路相位差75°的正弦波信號
圖6 兩路相位差75°的方波信號
隨機抽取四個不同頻率的輸入信號,分別在相位差為0 ~ 150°的范圍內(nèi)進(jìn)行測試,測試結(jié)果見表1。
表1 測試結(jié)果
測量結(jié)果表明該系統(tǒng)的最大測量不確定度為± 0. 4°,基本滿足了預(yù)期≤0. 5°的設(shè)計要求。主要誤差源是ADuC7128 內(nèi)部計數(shù)器只能進(jìn)行整數(shù)計數(shù),而引起的± 1 的計數(shù)誤差,該誤差可以采用多次測量求平均值的軟件方法進(jìn)行修正。同時,兩路信號通道內(nèi)部硬件電路結(jié)構(gòu)存在差異,也是造成測量誤差的原因,解決此類誤差只能在設(shè)計對稱結(jié)構(gòu)的硬件電路時,盡量選用相同的元器件。
4 結(jié)論
該系統(tǒng)能夠完成輸入信號在0 ~ 10 MHz范圍內(nèi)的相位測量,測量分辨率可達(dá)0. 1°,通過使用ADuC7128 芯片內(nèi)部DDS 模塊,節(jié)省了硬件成本,同時也降低了電路設(shè)計的復(fù)雜性,增加了系統(tǒng)的可靠性。試驗表明,該系統(tǒng)設(shè)計方案可行、測量結(jié)果準(zhǔn)確。如果直接選擇主頻較高的微處理器或者通過時鐘倍頻的方法提高計數(shù)脈沖速度,在此設(shè)計方案基礎(chǔ)上,就能夠進(jìn)一步拓寬相位測量的頻帶。