無(wú)向量測(cè)試是測(cè)試高速I(mǎi)/O的最佳方法

大批量半導(dǎo)體芯片制造商必須解決以下這道難題，即如何經(jīng)濟(jì)高效地測(cè)試嵌入在大型數(shù)字系統(tǒng)級(jí)芯片設(shè)計(jì)中的多個(gè)多通道高速I/O接口(如PCI Express、HyperTransport和 Infiniband)。雖然結(jié)合了閉環(huán)操作的片上內(nèi)置自測(cè)試(BIST)被廣泛地用來(lái)替代昂貴的自動(dòng)測(cè)試設(shè)備(ATE)，但它仍具有高速模擬部分缺陷覆蓋率不高的不足，而這將嚴(yán)重影響整體產(chǎn)品的質(zhì)量。

現(xiàn)在，出現(xiàn)了一種新興的被稱(chēng)為“無(wú)向量測(cè)試”的方法，它同時(shí)擁有BIST和ATE兩種方法的優(yōu)勢(shì)：即片上I/O BIST的經(jīng)濟(jì)高效性和基于ATE的信號(hào)完整性測(cè)量。特別是，該理念將ATE參數(shù)測(cè)試與片上測(cè)試內(nèi)容生成和比較結(jié)合起來(lái)，從而形成了硅芯片與ATE設(shè)備之 間的良好協(xié)同，其結(jié)果是產(chǎn)生了一種嵌入在硅芯片中的可用于大批量制造測(cè)試的經(jīng)濟(jì)型優(yōu)化解決方案。

傳統(tǒng)的ATE架構(gòu)由提供測(cè)試源向量的ATE和處理任務(wù)模式測(cè)試的線速向量組成。隨著速率持續(xù)增加到超過(guò)每秒千兆位的門(mén)限，特別是對(duì)于高速I/O接口，在ATE上提供這一能力的成本在大批量制造環(huán)境中變得極具挑戰(zhàn)性。

為了將對(duì)ATE測(cè)試的依賴性減到最小，很多芯片制造商正在使用片上BIST結(jié)構(gòu)與閉環(huán)模式的組合。由于今天的硅工藝已達(dá)到很高的集成度，因此在硅片上適當(dāng)占用一些面積是完全可以接受的。

不幸的是，BIST方法不能執(zhí)行任務(wù)模式參數(shù)測(cè)試，而這對(duì)于高速I/O接口的集成來(lái)說(shuō)卻非常重要。在每秒幾千兆位的速率上，不可能再將信號(hào)作為純數(shù)字信號(hào)來(lái)處理。一些信號(hào)完整性參數(shù)(如時(shí)序抖動(dòng)和噪聲電平)都必須加以考慮以保持足夠的缺陷覆蓋率和滿足所要求的質(zhì)量水平。

融合兩種方法的優(yōu)勢(shì)

無(wú)向量測(cè)試是一種利用ATE和BIST兩種方法優(yōu)勢(shì)的更為協(xié)同的測(cè)試方法。借助這種方法，ATE可有效地作為BIST/回環(huán)中的環(huán)路擴(kuò)展，測(cè)試人員無(wú)需再提供任務(wù)模式向量和線速比較，而只需負(fù)責(zé)進(jìn)行信號(hào)完整性驗(yàn)證。

由于向量生成和線速比較能力傳統(tǒng)上抬高了ATE測(cè)試通道的成本，因此這種雙測(cè)試方法可為大批量制造提供一種更為經(jīng)濟(jì)的測(cè)試解決方案。

以下介紹其工作原理。片上BIST電路在所需的數(shù)據(jù)速率上提供測(cè)試內(nèi)容，然后再根據(jù)閉環(huán)模式下的標(biāo)準(zhǔn)協(xié)議來(lái)測(cè)試這些內(nèi)容。ATE則負(fù)責(zé)執(zhí)行片上電路所難以完成的信號(hào)完整性測(cè)量。

參數(shù)測(cè)量的設(shè)置并不需要向量，因此這種測(cè)試方法被稱(chēng)為無(wú)向量參數(shù)測(cè)試。待測(cè)參數(shù)取決于應(yīng)用，其范圍可從簡(jiǎn)單的抖動(dòng)生成、容限、接收靈敏度、直至像數(shù)據(jù)對(duì)時(shí)鐘偏斜等更為復(fù)雜的參數(shù)。

那么這又對(duì)設(shè)計(jì)者產(chǎn)生那些影響呢？設(shè)計(jì)者現(xiàn)在只需在IC上創(chuàng)建一種機(jī)制，這種機(jī)制用來(lái)為芯片的功能驗(yàn)證和在ATE上進(jìn)行的參 數(shù)測(cè)試提供測(cè)試內(nèi)容。設(shè)計(jì)者必須通過(guò)一種給鎖相環(huán)施加最大壓力的“殺手級(jí)”圖案(pattern)來(lái)產(chǎn)生最壞情況下的信號(hào)完整性條件。這種方法具有一個(gè)明 確的優(yōu)勢(shì)：即設(shè)計(jì)者可以利用與其用來(lái)設(shè)計(jì)SoC測(cè)試電路相同的技術(shù)，而毋需等待開(kāi)發(fā)新的ATE技術(shù)。

閉環(huán)通道

對(duì)ATE來(lái)說(shuō)，閉環(huán)通道可通過(guò)ATE中更為經(jīng)濟(jì)高效的回環(huán)通道卡來(lái)擴(kuò)展，這可允許對(duì)所需的信號(hào)完整性參數(shù)實(shí)現(xiàn)獨(dú)立向量測(cè)量， 以及允許對(duì)直流測(cè)量資源進(jìn)行隨意訪問(wèn)。這種回環(huán)通道卡可被配置用來(lái)測(cè)量像抖動(dòng)這樣的信號(hào)完整性參數(shù)，并允許測(cè)試工程師將這些參數(shù)反饋給接收機(jī)。這允許利用 同一塊卡同時(shí)測(cè)量發(fā)射器信號(hào)完整性和接收器容限。

對(duì)成本敏感度更高的應(yīng)用，可以只提供一種通過(guò)/失敗這樣的簡(jiǎn)單二元測(cè)試，以進(jìn)一步降低ATE卡的成本。

實(shí)現(xiàn)低成本參數(shù)閉環(huán)測(cè)試解決方案的方式有多種，其中一些解決方案將抖動(dòng)插入模塊增加到“待測(cè)設(shè)計(jì)”(DUT)板中，但這些方法存在插入的抖動(dòng)會(huì)隨數(shù)據(jù)速率變化這種不利因素。

一種更為靈活的方法包括一個(gè)可調(diào)“數(shù)據(jù)眼”調(diào)節(jié)器，它允許實(shí)現(xiàn)獨(dú)立的抖動(dòng)及信號(hào)電平調(diào)整。

由于這不能通過(guò)DUT板上的無(wú)源器件來(lái)實(shí)現(xiàn)，因此ATE中的專(zhuān)用回環(huán)卡不失為一種合適的選擇，它使得用戶能對(duì)利用ATE軟件打開(kāi)的眼圖進(jìn)行編程。

將片上BIST與ATE輔助的回環(huán)測(cè)試結(jié)合在一起的協(xié)同方法，可實(shí)現(xiàn)比以往任何一種測(cè)試方法都更為有效的高速I/O接口測(cè)試解決方案。盡管它確實(shí)需要設(shè)計(jì)者去開(kāi)發(fā)一些用來(lái)支持參數(shù)及邏輯測(cè)試的機(jī)制，但現(xiàn)有EDA能力可以很容易支持這些機(jī)制的創(chuàng)建。

BIST與ATE的結(jié)合可實(shí)現(xiàn)一種更為經(jīng)濟(jì)高效的大批量制造解決方案，這種方案可提供新型SoC芯片模擬測(cè)試所需的高缺陷覆蓋率及質(zhì)量水平。

Bernd Laquai是安捷倫科技公司計(jì)算與通信半導(dǎo)體測(cè)試研發(fā)部測(cè)試方法研究顧問(wèn)。