一種OTP存儲(chǔ)器片上時(shí)序信號(hào)產(chǎn)生電路的設(shè)計(jì)

摘要：設(shè)計(jì)了一種用于OTP存儲(chǔ)器的片上時(shí)序信號(hào)產(chǎn)生電路。由地址變化探測(cè)電路和脈沖寬度調(diào)整電路組成。地址變化檢測(cè)電路檢測(cè)地址信號(hào)的變化，再由脈沖寬度調(diào)整電路產(chǎn)生一個(gè)寬度適中的時(shí)序信號(hào)，用于內(nèi)部時(shí)序控制。其具有時(shí)序信號(hào)寬度可控，電路結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。電路在TSMC 0．18μm工藝下得到驗(yàn)證。
關(guān)鍵詞：一次可編程；片上時(shí)序；地址變化探測(cè)；脈沖寬度調(diào)整

    對(duì)于動(dòng)態(tài)存儲(chǔ)器如DRAM、SDRAM等，一般都有時(shí)鐘引腳，其內(nèi)部的時(shí)序電路由外部的時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)。而對(duì)于沒(méi)有時(shí)鐘信號(hào)的存儲(chǔ)器，其內(nèi)部的時(shí)序必須在芯片內(nèi)部產(chǎn)生，OTP存儲(chǔ)器(One Time Programable，OTP)通常就是這樣。
    文中提出了一種片上時(shí)序信號(hào)產(chǎn)生電路，用于128 Kbit OTP存儲(chǔ)器。該時(shí)序產(chǎn)生電路由地址變化檢測(cè)(address transition detection，ATD)電路和脈沖寬度調(diào)整電路組成，在芯片內(nèi)部由ATD電路產(chǎn)生脈沖波形，再由脈沖寬度調(diào)整電路產(chǎn)生一個(gè)寬度適中的時(shí)序信號(hào)，該信號(hào)即可用于存儲(chǔ)器內(nèi)部時(shí)序的控制信號(hào)源。例如，將該信號(hào)作為控制信號(hào)的信號(hào)源，可以通過(guò)簡(jiǎn)單的延時(shí)、與、或等操作派生出相應(yīng)的控制信號(hào)，這些信號(hào)就可用于控制存儲(chǔ)器內(nèi)部各個(gè)功能模塊，如靈敏放大器，鎖存器等。并且該信號(hào)源的有效寬度可以很方便的調(diào)整，較傳統(tǒng)的調(diào)寬方式好。

1 電路結(jié)構(gòu)及工作原理
1．1 ATD電路
    ATD電路實(shí)際上是一種邊沿檢測(cè)電路。ATD電路探測(cè)一個(gè)信號(hào)或者一組信號(hào)(比如地址總線)的狀態(tài)，只要被探測(cè)的信號(hào)中有一根信號(hào)發(fā)生的翻轉(zhuǎn)變化，那么ATD電路就會(huì)輸出一個(gè)脈沖。其輸出脈沖的寬度由ATD電路的參數(shù)決定。由于我們要檢測(cè)的是地址線的變化，地址線的變化包括從低到高翻轉(zhuǎn)及從高到低翻轉(zhuǎn)，因此需要檢測(cè)地址線的上升沿和下降沿。
    文中所設(shè)計(jì)的ATD電路能夠檢測(cè)地址線上的兩種變化，為雙邊沿檢測(cè)電路，電路結(jié)構(gòu)如圖1所示。其中ADDRESS端口為地址信號(hào)輸入，ATD OUT端口為檢測(cè)電路輸出。

    若ADDRESS端的地址輸入無(wú)變化，ATD_OUT輸出恒為高電平；
    若ADDRESS端的地址輸入有變化，無(wú)論從0變?yōu)?(上升沿)，還是從1變?yōu)? (下降沿)，由于延時(shí)單元的存在，都會(huì)使得到達(dá)圖中的與或非門的輸入端A、D的信號(hào)比到達(dá)輸入端B、C的信號(hào)滯后延時(shí)單元的傳播延時(shí)時(shí)間，從而在經(jīng)過(guò)與或非門之后產(chǎn)生一個(gè)低電平脈沖，脈沖寬度由延時(shí)單元的傳播延時(shí)決定。ATD電路的仿真結(jié)果如圖4所示。從圖4中可以看出，在輸入ADDRESS端信號(hào)的每一個(gè)變化的邊沿之后，都會(huì)產(chǎn)生一個(gè)低電平脈沖信號(hào)(圖4中的ATD_OUT信號(hào))。
1．2 脈沖寬度調(diào)整電路
    由ATD電路產(chǎn)生的脈沖信號(hào)，寬度只有2．5ns，并不能直接用于控制內(nèi)部電路，因?yàn)閮?nèi)部的時(shí)序控制信號(hào)一般要求特定的有效電平寬度。必須先經(jīng)過(guò)寬度的調(diào)整，產(chǎn)生寬度符合要求的信號(hào)。
    傳統(tǒng)的調(diào)整寬度的電路一般采用延時(shí)來(lái)實(shí)現(xiàn)，如圖2所示。E、F分別為輸入波形及經(jīng)過(guò)延時(shí)單元以后的波形，OUT為調(diào)寬以后的波形，OUT的高電平寬度最大不超過(guò)輸入信號(hào)IN的寬度的兩倍，因?yàn)镋和F必須有交疊的部分(如圖中圈起來(lái)的部分)，否則達(dá)不到調(diào)寬的目的。這種方式不靈活，假如正好需要兩倍輸入信號(hào)IN的寬度的信號(hào)，則不好實(shí)現(xiàn)。

    文中設(shè)計(jì)的脈沖寬度調(diào)整電路如圖3所示。其中ATD_OUT為ATD電路的低電平脈沖輸出信號(hào)，EN為使能信號(hào)，WOUT為寬度調(diào)整以后的脈沖輸出信號(hào)。
    當(dāng)EN為低電平時(shí)，屏蔽ATD_OUT信號(hào)，脈沖寬度調(diào)整電路不工作；
    當(dāng)EN為高電平，但是ATD_OUT沒(méi)有低電平脈沖輸入(即地址信號(hào)沒(méi)有變化)，脈沖寬度調(diào)整電路不工作；
    當(dāng)EN為高電平，且ATD_OUT有低電平脈沖輸入(即地址信號(hào)有變化)，脈沖寬度調(diào)整電路正常工作。下面介紹其工作原理，N0～N8代表NMOS管、P0～P6代表PMOS管。

    第一，EN為高電平且ATD_OUT端口輸入低電平脈沖，則NET0上為低電平脈沖信號(hào)，低電平到來(lái)時(shí)先將P0、P1開啟，將NET1、NET2拉到VDD，使N2、N4開啟，從而將WOUT和NET3拉到GND，迫使N6管關(guān)斷；同時(shí)，NET0上的低電平脈沖經(jīng)過(guò)反相器INV0后使NET4為一個(gè)高電平脈沖，迫使N8開啟一個(gè)高電平脈沖寬度的時(shí)間(此處為2．5ns)，將NET5拉到GND；因?yàn)镻6是常開的，只要N6管關(guān)斷，NET5的電位就會(huì)逐漸被抬升，所以增加N8來(lái)放電NET5。
    第二，低電平脈沖結(jié)束以后ATD_OUT變?yōu)楦唠娖剑藭r(shí)NET0為高電平，P0、P1關(guān)斷．NET4為低電平，N8關(guān)斷，MOS管P6對(duì)MOS電容N7及連線NET5上的寄生電容充電，NET5的電位由GND逐漸上升，當(dāng)NET5上的電位上升到反相器INV1的開關(guān)閾值VM以上(設(shè)這個(gè)過(guò)程所需的時(shí)間為T，T的大小決定了WOUT的脈沖寬度)時(shí)，反相器INV1的輸出發(fā)生從高到低的翻轉(zhuǎn)，反相器INV2的輸出發(fā)生低到高的翻轉(zhuǎn)，NET6的電位瞬間被抬高為VDD，迫使N0、N1導(dǎo)通，從而將NET1、NET2從之前的VDD下拉到GND，迫使P3、P5導(dǎo)通，將NET3、WOUT從之前的GND拉回VDD，使N6導(dǎo)通，將NET5清零，準(zhǔn)備下一個(gè)低電平脈沖的到來(lái)；至此，完成了一個(gè)完整的調(diào)整低電平脈沖寬度的操作。
    輸出WOUT的脈沖寬度主要由MOS管P6對(duì)連線NET5上的寄生電容及MOS電容充電到反相器INV1的開關(guān)閾值VM以上的電位需要的時(shí)間所決定。

2 充電時(shí)間T
   下面推導(dǎo)NET5上的電位從0上升到VM的充電時(shí)間T的表達(dá)式：
    假設(shè)反相器INV1的PMOS管和NMOS管的寬長(zhǎng)比分別為(W／L)p和(W／L)n，反相器的開關(guān)閾值定義為Vin=Vout的點(diǎn)，該點(diǎn)處PMOS、NMOS管均滿足VGS=VDS，都處于飽和區(qū)，由飽和區(qū)電流方程，使PMOS管的電流等于NMOS管的電流，忽略溝道長(zhǎng)度調(diào)制效應(yīng)等因素，可以得到

    只要知道了PMOS管和NMOS管的寬長(zhǎng)比就可以計(jì)算出r，進(jìn)而計(jì)算出VM；反過(guò)來(lái)，如果預(yù)先確定了我們需要的VM的值，可以由(1)、(2)兩式算出反相器PMOS管和NMOS管的尺寸。例如，我們需要一個(gè)對(duì)稱的反相器INV1，則希望VM的值正好是VDD／2，由(1)式可得r的值約為1。
    假設(shè)N7管的寬長(zhǎng)比為Wn7／Ln7，柵氧單位面積的電容為Cox=εox／tox，N7的柵源、柵漏覆蓋電容之和為2CoxxdWn7，其中xd是由工藝決定的參數(shù)，為忽略N7的柵電壓VGS(即NET5上的電壓)對(duì)其柵電容的影響，得到N7的柵電容Cg7為
   
    假設(shè)反相器INV1的柵電容為CgINV1，CgINV1的值可以由上面的方法帶入反相器的尺寸計(jì)算得到。
    假設(shè)N6管的漏極結(jié)電容為CjN6，CjN6的值可以由N6管版圖實(shí)現(xiàn)時(shí)的漏結(jié)面積與工藝的單位面積結(jié)電容參數(shù)計(jì)算得到。
    連線NET5上的總的寄生電容Ctotal為
   
    假設(shè)P6的寬長(zhǎng)比為Wp6／Lp6，閾值電壓為VT，NET5上的電位由于P6的充電從0開始逐漸往上抬升。
    當(dāng)NET5的電位VNET5滿足VNET5≤|VT|時(shí)，P6工作在飽和區(qū)，充電電流Ichg1即是P6的飽和區(qū)電流
   
    當(dāng)NET5的電位VNET5滿足|VT|<VNET5≤VM時(shí)，P6工作在線性區(qū)，充電電流Ichg2即是P6的線性區(qū)電流
   
    通過(guò)調(diào)節(jié)N7、P6的尺寸可以分別調(diào)整電容或者充電電流的大小，達(dá)到調(diào)整時(shí)間T的目的，而時(shí)間T的大小直接表現(xiàn)在電路的輸出WOUT的脈沖寬度上；即通過(guò)調(diào)整N7、P6可以達(dá)到控制輸出WOUT的脈沖寬度的作用。不管需要什么樣脈寬的WOUT，都能通過(guò)控制N7、P6來(lái)實(shí)現(xiàn)。
    在TSMC 0．18μm工藝下，整體電路的仿真結(jié)果如圖4所示。當(dāng)ATD_OUT的低電平到來(lái)時(shí)(圖2中垂直豎線標(biāo)記處)，就像前面2．2節(jié)分析的一樣，WOUT變?yōu)榈碗娖?；?dāng)ATD_OUT的低電平結(jié)束即上升沿到來(lái)時(shí)，NET5上的寄生電容被充電，圖4中可以看出NET5的電位逐漸抬升；當(dāng)上升到反相器INV1的開關(guān)閾值VM時(shí)，從圖4中可以看出NET6發(fā)生從低到高的翻轉(zhuǎn)；從圖中可以看到NET6發(fā)生從低到高的翻轉(zhuǎn)使WOUT拉高；同時(shí)NET3也被拉高，迫使N6開啟將NET5清零，從圖4中可以看到NET5在被充電到VM后瞬間被拉低，NET6也瞬間變?yōu)?。從圖4的仿真結(jié)果可以很清楚的看出，WOUT的寬度主要由NET5充電時(shí)間T決定(還加上一個(gè)ATD_OUT自身的寬度)?？刂芓就可以控制WOUT的寬度。

3 結(jié)束語(yǔ)
    文中設(shè)計(jì)的電路的主要功能是產(chǎn)生一個(gè)時(shí)序信號(hào)源。類似于自定時(shí)方法。例如，將該信號(hào)作為控制信號(hào)的信號(hào)源，可以通過(guò)簡(jiǎn)單的延時(shí)、與、或等操作派生出相應(yīng)的控制信號(hào)，這些信號(hào)就可用于控制存儲(chǔ)器內(nèi)部各功能模塊如靈敏放大器以及鎖存器等。該電路的特點(diǎn)是時(shí)序信號(hào)源的寬度可控，通過(guò)調(diào)整電容或者充電電流可以得到不同的輸出脈沖的寬度，這可以結(jié)合存儲(chǔ)器中所需要的控制信號(hào)的寬度來(lái)決定。