混合掃描測試解決方案的優(yōu)勢

掃描測試是測試集成電路的標準方法。絕大部分集成電路生產(chǎn)測試是基于利用掃描邏輯的 ATPG(自動測試向量生成)。掃描 ATPG 是一項成熟的技術(shù)，特點是結(jié)果的可預(yù)測性高并且效果不錯。它還能實現(xiàn)精確的缺陷診斷，有助于進行分析并改進。隨著集成電路尺寸的增長并且制造工藝的規(guī)模越來越小，嵌入式壓縮被加入了掃描 DFT(可測性設(shè)計)邏輯，從而將測試時間縮短了多個數(shù)量級。如今，嵌入式壓縮已經(jīng)十分常見。

但是，當很少有或沒有可用的測試儀界面時，有些設(shè)備必須進行測試。在這種情況下，內(nèi)置自我測試 (BIST) 十分有必要。最近，集成電路在安全關(guān)鍵型應(yīng)用(如汽車應(yīng)用和醫(yī)療應(yīng)用)方面的增長已經(jīng)帶動了內(nèi)置自我測試的需求增長。但越來越多的集成電路會同時需要這兩種不同類型的測試。嵌入式壓縮和邏輯內(nèi)置自我測試使用了類似的邏輯方法，因此通過在混合測試解決方案中共享壓縮和內(nèi)置自我測試邏輯來節(jié)省 DFT 邏輯面積就變得十分合理。DFT 和每項技術(shù)的基礎(chǔ)架構(gòu)也能為其它技術(shù)帶來優(yōu)勢。這種混合壓縮/內(nèi)置自我測試解決方案不僅能夠節(jié)省 DFT 面積，還能帶來更好的測試質(zhì)量。

有了混合測試方法，你就能選擇從測試儀中提供嵌入式壓縮 ATPG 向量或在設(shè)備邏輯內(nèi)置自我測試中自動應(yīng)用和分析向量。你可以憑借在一個或多個區(qū)段中(圖1)的中央控制器和共享壓縮解碼器/ LFSR 和壓縮器/MISR 邏輯按照從上到下的流程插入混合邏輯。你也可以按照從下到上的流程插入混合邏輯，使你能夠在每個區(qū)段完成邏輯插入，包括包裝器 (Wrapper) 隔離鏈。擁有混合測試邏輯的區(qū)段能夠用于任何一種集成電路中并且邏輯內(nèi)置自我測試或區(qū)塊嵌入式壓縮向量能夠被直接重復(fù)使用。即插即用邏輯和向量方法在頂級集成電路中節(jié)省了大量的 ATPG 時間。

圖1. 混合測試解決方案，壓縮(嵌入式?jīng)Q定性測試)和邏輯內(nèi)置自我測試共享大部分解碼器/ LFSR 和壓縮器 /MSIR 邏輯

嵌入式壓縮 ATPG 為混合解決方案中的邏輯內(nèi)置自我測試帶來了優(yōu)勢。由于嵌入式壓縮 ATPG 擁有出色的生產(chǎn)缺陷檢測功能，邏輯內(nèi)置自我測試就不需要擁有強大的缺陷檢測能力。因此，隨機向量抵抗邏輯所需的測試點相應(yīng)要少，從而大大減少邏輯內(nèi)置自我測試面積。嵌入式壓縮的另一個優(yōu)勢就是低功耗測試。混合測試方法利用低功耗移位邏輯，因此用戶能夠在 ATPG 或內(nèi)置自我測試中選擇切換活動。

同樣地，混合方法中的邏輯內(nèi)置自我測試為嵌入式壓縮 ATPG 帶來了優(yōu)勢。邏輯內(nèi)置自我測試為去除未知狀態(tài)而使用的 X-bounding 對于在 MISR 內(nèi)生成可預(yù)測的信號十分必要。它還能加強 ATPG 電路的可測性，尤其是在增加更多測試點的情況下。因此，混合方法中的邏輯內(nèi)置自我測試基礎(chǔ)架構(gòu)能夠使嵌入式壓縮 ATPG 擁有更高覆蓋和更少向量。ATPG 通常是缺陷檢測的主要方法，但有了邏輯內(nèi)置自我測試，每個缺陷的檢測次數(shù)提高了(較高的多重檢測)，因此能夠加強檢測。

這就是混合測試方法吸引邏輯內(nèi)置自我測試用戶的所有理由。事實上，需要自發(fā)測試和高品質(zhì)生產(chǎn) ATPG 向量的汽車集成電路設(shè)計師已經(jīng)采用了這種方法。許多人沒有意識到的是，這種方法還為 ATPG 帶來了顯著的優(yōu)勢，雖然現(xiàn)在還沒有嚴苛的邏輯內(nèi)置自我測試要求。有了這種方法，老化不再需要測試儀來應(yīng)用 ATPG 向量，因為用戶能夠使用邏輯內(nèi)置自我測試，并且整體 ATPG 壓縮和向量數(shù)目能夠得到改進。