述評(píng)SPARQ系列網(wǎng)絡(luò)分析儀之二：信號(hào)完整性問(wèn)題與S參數(shù)關(guān)系

隨著半導(dǎo)體工藝的不斷發(fā)展，數(shù)字信號(hào)的速率也愈來(lái)愈高，Gbps以上的高速信號(hào)已經(jīng)隨處可見(jiàn)。面對(duì)高速設(shè)計(jì)的新領(lǐng)域，硬件設(shè)計(jì)工程師們需要改 變傳統(tǒng)的設(shè)計(jì)理念，他們需要以更加超前的思維去思考自己將要設(shè)計(jì)的信號(hào)的質(zhì)量，或許在制定產(chǎn)品設(shè)計(jì)方案的時(shí)候就需要進(jìn)行調(diào)研；需要在設(shè)計(jì)過(guò)程的每一個(gè)環(huán)節(jié) 去思考信號(hào)質(zhì)量問(wèn)題，如方案設(shè)計(jì)環(huán)節(jié)，原理圖設(shè)計(jì)環(huán)節(jié)，PCB設(shè)計(jì)環(huán)節(jié)，測(cè)試驗(yàn)證環(huán)節(jié)等等；需要考慮到系統(tǒng)中的每一個(gè)構(gòu)成成分可能給信號(hào)質(zhì)量帶來(lái)的影響， 如過(guò)孔，電容，電感，阻抗，接插件等等；所有高速設(shè)計(jì)相關(guān)的問(wèn)題也常被統(tǒng)稱為信號(hào)完整性(即SI，Signal Integrity)問(wèn)題，SI是當(dāng)前硬件設(shè)計(jì)工程師們的一個(gè)最熱門(mén)的話題之一。和SI相關(guān)的兩個(gè)最為重要的工作是信號(hào)完整性仿真和信號(hào)完整性測(cè)試。信號(hào) 完整性仿真是指使用仿真軟件將芯片、信號(hào)傳輸鏈路的模型連接到一起，進(jìn)行初步的信號(hào)質(zhì)量的預(yù)測(cè)，信號(hào)完整性仿真中一個(gè)最為重要的模型是S參數(shù)模型，它常被 用來(lái)模擬傳輸線、過(guò)孔、接插件等的模型，在仿真之初S參數(shù)常常是通過(guò)電磁場(chǎng)仿真軟件等仿真的方法獲得，然后再用相應(yīng)的測(cè)試儀器如TDR、VNA以及力科新推出的新型專用于信號(hào)完整性領(lǐng)域的信號(hào)完整性網(wǎng)絡(luò)分析儀SPARQ等進(jìn)行測(cè)試驗(yàn)證。S參數(shù)模型貫穿于整個(gè)信號(hào)完整性分析過(guò)程，它是一切信號(hào)完整性問(wèn)題的心臟。

一、信號(hào)完整性的基本概念

SI(Signal Integrity)是指?jìng)鬏斚到y(tǒng)在信號(hào)的傳輸過(guò)程中保持信號(hào)的時(shí)域和頻域特性的能力。

在理想情況下，信號(hào)在傳輸過(guò)程中不應(yīng)該發(fā)生任何的變化，但是真正理想的傳輸通道是不存在的，實(shí)際情況是信號(hào)經(jīng)過(guò)一個(gè)非理想的傳輸通道后會(huì)發(fā)生各 種各樣的信號(hào)完整性問(wèn)題。從信號(hào)質(zhì)量角度考慮，主要有過(guò)沖、下沖、振鈴、反射等，信號(hào)質(zhì)量問(wèn)題會(huì)導(dǎo)致接收端芯片錯(cuò)誤的判別接收到的信號(hào)的邏輯特性，如將0 電平誤認(rèn)為是1電平，從而出現(xiàn)數(shù)據(jù)傳輸錯(cuò)誤，另外一方面是時(shí)序問(wèn)題，主要表現(xiàn)為數(shù)據(jù)和時(shí)鐘之間的時(shí)序關(guān)系，如接收端的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)不滿足建立時(shí)間和 保持時(shí)間。

概括來(lái)說(shuō)，信號(hào)完整性問(wèn)題主要表現(xiàn)為兩個(gè)方面，一是信號(hào)質(zhì)量問(wèn)題；二是時(shí)序問(wèn)題(主要是建立時(shí)間和保持時(shí)間)。

1、信號(hào)質(zhì)量問(wèn)題

2、時(shí)序問(wèn)題

建立時(shí)間是指在時(shí)鐘沿到來(lái)之前的一段時(shí)間內(nèi)數(shù)據(jù)必須要保持有效狀態(tài)(即高電平有效或者低電平有效)，時(shí)鐘沿和數(shù)據(jù)開(kāi)始有效之間的這段時(shí)間即為建立時(shí)間值；保持時(shí)間是指在時(shí)鐘沿之后數(shù)據(jù)還必須保持一段有效狀態(tài)的時(shí)間，時(shí)鐘沿和數(shù)據(jù)開(kāi)始失效之間的時(shí)間即為保持時(shí)間值。

當(dāng)前高性能示波器中都集成有建立時(shí)間和保持時(shí)間的專用測(cè)量參數(shù)，如下圖所示的Lecroy示波器中的建立時(shí)間和保持時(shí)間測(cè)量示例。

二、如何解決信號(hào)完整性問(wèn)題

當(dāng)前信號(hào)完整性工程師面對(duì)信號(hào)完整性問(wèn)題主要有兩個(gè)方法，一是信號(hào)完整性仿真，二是信號(hào)完整性測(cè)試。測(cè)試的目的的一方面是驗(yàn)證系統(tǒng)最終的信號(hào)完整性性能，二是驗(yàn)證仿真結(jié)果的準(zhǔn)確性。

信號(hào)完整性仿真是在系統(tǒng)做成實(shí)物之前對(duì)整個(gè)系統(tǒng)進(jìn)行仿真，系統(tǒng)中各個(gè)部分使用等效的電路模型，如下圖5的高速背板系統(tǒng)可以等效為圖6的模型。芯片使用廠家提供的HSPICE模型或者IBIS模型來(lái)等效，通道(包括接插件、過(guò)孔、傳輸線等)通常使用S參數(shù)模型來(lái)等效。

通道的S參數(shù)模型可以通過(guò)仿真軟件提取得到，在完成實(shí)物以后，再使用測(cè)試方法進(jìn)行S參數(shù)的測(cè)試驗(yàn)證以及系統(tǒng)整體性能的驗(yàn)證，如測(cè)試高速信號(hào)的眼圖、抖動(dòng)等。

由于硬件工程師無(wú)法改變芯片的模型，他們能夠分析研究的主要是整個(gè)鏈路的通道，而整個(gè)鏈路的通道響應(yīng)特性可以由S參數(shù)來(lái)衡量。S參數(shù)可以反應(yīng)通 道中各個(gè)組成成分的特性，如損耗、衰減、反射等。因此仿真中S參數(shù)的正確性將直接影響到仿真結(jié)果的正確性和可信性。因此，在系統(tǒng)完成后對(duì)S參數(shù)進(jìn)行測(cè)試驗(yàn) 證是非常有必要的。

三、S參數(shù)可反應(yīng)出所有的信號(hào)完整性問(wèn)題

下圖7所示為一個(gè)二端口S參數(shù)中的S11和S21的基本圖示，藍(lán)色的表示S11參數(shù)又稱為回波損耗,粉紅色的表示S21系數(shù)又稱為插入損 耗,S11表示信號(hào)經(jīng)過(guò)通道后的反射情況，S21表示信號(hào)經(jīng)過(guò)通道后的損耗情況。從圖中可見(jiàn)，隨著頻率的升高(S參數(shù)曲線的橫軸表示頻率，縱軸表示幅 度)，反射越來(lái)越強(qiáng)(S11曲線越接近0dB),損耗越大(S21曲線下降的越大)。反射越強(qiáng)表明系統(tǒng)的匹配可能沒(méi)有做好，通道損耗過(guò)大表明走線可能太長(zhǎng) 了，曲線不平滑則表明通道的阻抗連續(xù)性不是很好等。

四、S參數(shù)的測(cè)量

S參數(shù)通常使用TDR(時(shí)域反射計(jì))或者VNA(矢量網(wǎng)絡(luò)分析儀)來(lái)測(cè)量，但這兩者都比較昂貴。尤其是VNA，因?yàn)槠渲饕糜谖⒉I(lǐng)域，包含有很多具有微波特性的功能，因此價(jià)格往往比較貴，且功能復(fù)雜，操作校準(zhǔn)都需要一定的專業(yè)知識(shí)才不容易出錯(cuò)，而信號(hào)完整性領(lǐng)域的S參數(shù)測(cè)試則完全不需要具有很多功能的VNA或者TDR。力科公司最近推出一款全新概念的專用于信號(hào)完整性領(lǐng)域的S參數(shù)測(cè)量的儀器，叫SPARQ，即信號(hào)完整性網(wǎng)絡(luò)分析儀，用一句話概括即：SPARQ是一鍵操作式40GHz,4端口信號(hào)完整性網(wǎng)絡(luò)分析儀，是信號(hào)完整性工程師以經(jīng)濟(jì)型投入并能夠快速、方便、準(zhǔn)確的測(cè)量出S參數(shù)和TDR的一種新型儀器。這款儀器非常適合于廣大信號(hào)完整性工程師使用。