利用精準(zhǔn)PCB級(jí)SPICE分析確保信號(hào)完整性

通過一個(gè)3200Mbps LPDDR4接口將一個(gè)應(yīng)用處理器連接至DRAM芯片，其難度不亞于2600MHz 4G LTE天線的布線工作。雖然RF前端采用了陶瓷封裝，并在各個(gè)抗電磁干擾模塊中進(jìn)行了精心布線，但數(shù)字信號(hào)會(huì)穿過球柵陣列封裝和高密度小型印刷電路板(PCB)，從而使它們更容易受到高頻影響。隨著數(shù)據(jù)速率增至甚至超出千兆范圍，PCB印制線不能再被視為簡(jiǎn)單的導(dǎo)體。銅印制線的寄生電阻、電容和電感使其成為一條傳輸線，從而產(chǎn)生數(shù)字設(shè)計(jì)中通常不去考慮的各類高頻效應(yīng)。例如，由于集膚效應(yīng)，信號(hào)的高頻成分要比低頻成分經(jīng)歷更大的衰減，從而導(dǎo)致信號(hào)失真。平行銅印制線之間的電感和電容會(huì)導(dǎo)致串?dāng)_，而大開關(guān)電流會(huì)導(dǎo)致接地反彈。誤碼率(BER)將會(huì)上升，因?yàn)楦啾忍貙⒈唤馕鰹椤?”或“1”。因此，為了確保信號(hào)完整性，需要對(duì)PCB印制線的傳輸線效應(yīng)以及封裝、連接器和電纜的頻率響應(yīng)進(jìn)行全面分析。通過減少PCB原型設(shè)計(jì)與測(cè)量的大量迭代次數(shù)，精準(zhǔn)的PCB級(jí)SPICE分析可節(jié)省時(shí)間和金錢。

圖1顯示了一個(gè)內(nèi)存接口，它是多千兆芯片間通信的一個(gè)典型例子。相同的概念也適用于USB 3.0、HDMI、多千兆Ethernet設(shè)備等高速串行I/O。通信通道由芯片的I/O模型、封裝、連接器及電纜的散射參數(shù)(S參數(shù))模型以及印制線的損耗耦合傳輸線模型構(gòu)成。I/O模型由芯片廠商提供。簡(jiǎn)單的I/O緩存器可以用IBIS模型精確表示。配備有源預(yù)加重和均衡功能的更加復(fù)雜的I/O電路通常采用經(jīng)過加密的晶體管級(jí)HSPICE網(wǎng)表的形式，或者采用源于晶體管級(jí)表示的IBIS-AMI模型。作為晶體管級(jí)仿真的黃金參考模型，HSPICE使用經(jīng)過晶圓廠認(rèn)證的晶體管模型提供最為精確的I/O電路行為。不僅如此，大多數(shù)芯片廠商使用HSPICE來驗(yàn)證他們的IBIS和IBIS-AMI模型。因此，在電路板一級(jí)使用HSPICE最符合芯片廠商的意圖。對(duì)于IBIS-AMI模型而言，HSPICE具備獨(dú)特優(yōu)勢(shì)，除了逐比特和統(tǒng)計(jì)眼圖模式之外，它還能在真正的瞬態(tài)模式下模擬這些模型。

圖1：用于信號(hào)完整性分析的典型系統(tǒng)配置。

PCB印制線的損耗耦合傳輸線可以采用多種方法提取，其中最簡(jiǎn)單的方法就是使用HSPICE W元件。W元件讀入PCB的屬性和平行印制線的尺寸，然后使用一個(gè)內(nèi)置的2D解算器提取傳輸線響應(yīng)。該模型能夠精確表示與頻率有關(guān)的損耗和耦合，而且不限制耦合線路的數(shù)量，可確保系統(tǒng)的被動(dòng)性和因果關(guān)系。大多數(shù)PCB布局工具能夠提取印制線幾何圖形，并在HSPICE網(wǎng)表中自動(dòng)生成W元件模型。第三方準(zhǔn)靜態(tài)2.5D場(chǎng)解算器也可用于生成PCB印制線的寬帶模型。取決于所使用的場(chǎng)解算器，這些模型能夠以RLGC表的形式被插入到W元件中。對(duì)于關(guān)鍵布局，全波長解算器可用于提取PCB印制線的頻率響應(yīng)，即S參數(shù)，后者也可用作W元件的輸入。

封裝、連接器及電纜的S參數(shù)模型由組件廠商提供，或由一個(gè)網(wǎng)絡(luò)分析儀測(cè)量，或由一個(gè)3D電磁場(chǎng)解算器提取。無論哪種情況，S參數(shù)模型都能提供一個(gè)可靠的組件線性表示，將其分布式本質(zhì)以及任何與頻率相關(guān)的行為考慮在內(nèi)。通過觀察史密斯圖上的S參數(shù)，可以深入了解這些分布式系統(tǒng)，超過使用電路圖中的集總元件所能獲取的信息。但是，這里存在一個(gè)挑戰(zhàn)。S參數(shù)是頻率域模型，原本是為RF和微波設(shè)備而發(fā)明的，而數(shù)字多千兆系統(tǒng)的信號(hào)完整性分析主要是在時(shí)間域中進(jìn)行的。HSPICE S元件采用最先進(jìn)的自動(dòng)有理函數(shù)模型生成技術(shù)克服了這個(gè)挑戰(zhàn)。此外，HSPICE通過部署多時(shí)延增強(qiáng)型有理函數(shù)模型，捕獲長達(dá)數(shù)米的數(shù)據(jù)線(如HDMI線)的復(fù)雜高頻行為。HSPICE利用現(xiàn)代處理器中的并行計(jì)算技術(shù)精確高速地模擬大型(500端口以上)S參數(shù)模型。除了在電路仿真中使用S參數(shù)以外，HSPICE還支持多端口線性網(wǎng)絡(luò)分析(.LIN)，它可以從任意電路類型提取S參數(shù)。

圖2：與S參數(shù)打交道不僅僅是進(jìn)行瞬態(tài)分析。

S參數(shù)模型的靈活性和可靠性有時(shí)會(huì)因某些S參數(shù)質(zhì)量欠缺而下降。低質(zhì)量的S參數(shù)模型有可能產(chǎn)生較差的仿真結(jié)果。質(zhì)量問題包括但不限于：違反被動(dòng)性、粗糙的頻率抽樣和較窄的頻率帶寬。例如，某個(gè)S參數(shù)模型的起始頻率有可能很高，以至于無法捕獲低頻瞬態(tài)行為;或者其結(jié)束頻率有可能很低，以至于無法捕獲數(shù)字轉(zhuǎn)換的高頻成分。HSPICE包含一個(gè)獨(dú)立的S參數(shù)實(shí)用程序，它能夠采用不同的方法操作S參數(shù)，以確保S參數(shù)模型的質(zhì)量。圖2顯示了HSPICE如何整合采用多端口線性網(wǎng)絡(luò)分析(.LIN)的S參數(shù)提取、采用瞬態(tài)分析(.TRAN)的S參數(shù)仿真以及采用S參數(shù)實(shí)用程序(SPUTIL)的S參數(shù)質(zhì)量保證。

圖3：使用HSPICE S參數(shù)實(shí)用程序(SPUTIL)檢查阻抗匹配。

SPUTIL提供眾多便捷的S參數(shù)操作技術(shù)，例如，合并多個(gè)數(shù)據(jù)文件、被動(dòng)性檢查或執(zhí)行、利用靈活的頻點(diǎn)規(guī)范重新采樣、文件格式轉(zhuǎn)換等。例如，阻抗匹配是高速通道設(shè)計(jì)的一個(gè)重要要求。測(cè)試阻抗匹配的最快方法就是使用不同的參考阻抗觀察S11。如圖3所示，SPUTIL提供一種便捷的方法，使用一個(gè)簡(jiǎn)單腳本轉(zhuǎn)換某個(gè)S參數(shù)集的參考阻抗。然后，通過觀察史密斯圖上的S11圖找出最小的S11值，從而為設(shè)計(jì)通道終端阻抗提供一個(gè)良好的起點(diǎn)。

對(duì)于信號(hào)完整性分析中所使用的各種組件和模型的討論到此結(jié)束，現(xiàn)在開始討論各種分析技術(shù)。眼圖分析技術(shù)被廣泛用于評(píng)估高速通信通道。眼圖將一個(gè)長數(shù)字比特序列的單位時(shí)間間隔疊加為一個(gè)緊湊形式，便于人們對(duì)系統(tǒng)進(jìn)行皮秒級(jí)觀察。生成被測(cè)目標(biāo)系統(tǒng)的一個(gè)眼圖、檢查眼圖開口和測(cè)量作為累計(jì)概率的BER是通道合規(guī)測(cè)試的關(guān)鍵組成部分。

HSPICE提供不同的技術(shù)，用于分析不同仿真速度和精度的眼圖。評(píng)估多千兆系統(tǒng)的BER要求分析數(shù)百萬個(gè)單位時(shí)間間隔。對(duì)這些長比特流進(jìn)行瞬態(tài)分析需要耗費(fèi)幾個(gè)小時(shí)的時(shí)間，并產(chǎn)生很大的數(shù)據(jù)文件?？赡苄枰獢?shù)千次仿真才能覆蓋通道優(yōu)化設(shè)計(jì)。在HSPICE中生成逐比特和統(tǒng)計(jì)眼圖將仿真時(shí)間從幾個(gè)小時(shí)縮短至幾秒鐘，從而大幅提高通道設(shè)計(jì)效率。

HSPICE采用精確的瞬態(tài)分析計(jì)算出眾多小比特模式的脈沖響應(yīng)，然后使用統(tǒng)計(jì)方法迅速生成眼圖，即概率密度函數(shù)(PDF)圖，將所有可能的比特模式考慮在內(nèi)，如圖4所示。HSPICE通過觀察眼圖的垂直和水平橫截面，自動(dòng)提取抖動(dòng)曲線。此外，HSPICE還根據(jù)PDF眼圖自動(dòng)生成誤碼率(BER)圖。然后，可以通過提取BER的截面圖觀察浴缸曲線。HSPICE還捕獲特定時(shí)刻的最短比特模式，它再現(xiàn)了最里面—換句話說“最壞的”—眼圖碎片。在接下來的短瞬態(tài)分析中使用這個(gè)最壞的比特模式，就可以分析出眼圖閉合的原因，然后改進(jìn)設(shè)計(jì)。HSPICE能夠提取具體比特位置的時(shí)間域波形，該技術(shù)可用于驗(yàn)證自適應(yīng)均衡器設(shè)計(jì)。

圖4：HSPICE統(tǒng)計(jì)眼圖分析。

逐比特眼圖分析采用一種快速瞬態(tài)技術(shù)為特定的比特模式生成眼圖，而且所需時(shí)間僅為瞬態(tài)分析的幾分之一，對(duì)于通道設(shè)計(jì)非常有用。瞬態(tài)分析可為簽核提供最精確的眼圖。在時(shí)間域瞬態(tài)分析中HSPICE支持所有類型的I/O模型，其中包括算法模型(IBIS-AMI)以及與頻率有關(guān)的元件。并行計(jì)算技術(shù)被用于加快超長比特序列的仿真速度，同時(shí)又不犧牲精確度。

HSPICE具備一種獨(dú)特能力，能夠混用和匹配各類分析技術(shù)和模型，以便最好地匹配每一個(gè)通道設(shè)計(jì)和合規(guī)測(cè)試階段。如圖5所示，HSPICE將通道視為一個(gè)黑盒子，讓用戶能夠放入任意組合的有源和無源設(shè)備。HSPICE還支持各種不同的發(fā)射器和接收器表示。例如，發(fā)射器可以是一個(gè)晶體管級(jí)I/O電路，而接收器可以是一個(gè)IBIS-AMI模型，反之亦然。在早期設(shè)計(jì)階段，可以采用快速統(tǒng)計(jì)眼圖分析評(píng)估與模式無關(guān)的發(fā)射器加重。對(duì)于此類分析，IBIS-AMI模型在發(fā)射器側(cè)使用，只是為了使接收器成為一個(gè)理想化的接收器終端。隨著設(shè)計(jì)的不斷演進(jìn)，可以采用逐比特仿真將理想化的接收器替換為一個(gè)算法模型，以便測(cè)試自適應(yīng)均衡器如何通過調(diào)整其參數(shù)實(shí)現(xiàn)最大的眼圖開口。然后，從逐比特分析切換至全面的瞬態(tài)分析，可以捕獲通道中可能出現(xiàn)的任何非線性效應(yīng)。在最后的驗(yàn)證階段，很有可能使用到發(fā)射器和接收器緩存的全晶體管表示。HSPICE能夠在同一個(gè)測(cè)試臺(tái)上運(yùn)行所有這些分析。

圖5：在統(tǒng)計(jì)、逐比特和瞬態(tài)眼圖分析中結(jié)合使用AMI和晶體管級(jí)模型。