PCB設(shè)計的設(shè)計原理圖技巧，你知道多少？

你知道PCB設(shè)計的設(shè)計原理圖技巧有哪些嗎?作為PCB工程師，每天面對著各種各樣的電路板，以及各種參數(shù)的元器件，還要有清楚的頭腦去設(shè)計原理圖，這樣的枯燥的工作中不免會出問題，本文總結(jié)了一些問題，大家看看是不是你常出錯的地方~

PCB設(shè)計繪圖時，使用ERC出現(xiàn)“Multiple Net Identifiers”錯誤提示：

解決辦法：可能是由于pcb設(shè)計時不同的網(wǎng)絡(luò)標號連在了一起，或同一根連線上給了不同的網(wǎng)絡(luò)標號。如果為單張原理圖，在圖上查找?guī)в绣e誤標號的位置即可;為多張原理圖時，要查找所有圖;尤其是多層原理圖時，很有可能錯誤是在子圖中。

1.PCB原理圖常見錯誤：

(1)ERC報告管腳沒有接入信號。

a. 創(chuàng)建封裝時給管腳定義了I/O屬性。譬如，把輸入端口和輸出端口連在一起就會報錯。其實，若不用protel做電路仿真，就無需對管腳的I/O屬性進行定義。

b. 建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上。

c. 建元件時pin方向反向，必須非pin name端連線。

(2)ERC報告重復(fù)的網(wǎng)絡(luò)標號(Error: Multiple Net Identifiers)。

可能是由于不同的網(wǎng)絡(luò)標號連在了一起，或同一根連線上給了不同的網(wǎng)絡(luò)標號。需要注意的是，PROTEL指出的錯誤處不一定是真正的錯誤處，也可能錯在其他的原理圖上(若是層次電路圖時)

(3)元件跑到圖紙界外：沒有在元件庫圖表紙中心創(chuàng)建元件。

(4)創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時沒有選擇為global。

(5)當使用自己創(chuàng)建的多部分組成的元件時a，千萬不要使用annotate。

2.PCB中常見錯誤：

(1)網(wǎng)絡(luò)載入時報告NODE或FootPrint沒有找到。

a. 在裝載網(wǎng)絡(luò)表時，事先沒有加載對應(yīng)的PCB封裝庫。

b. 原理圖中的元件使用了pcb庫中沒有的封裝。

c. 原理圖中的元件使用了pcb庫中名稱不一致的封裝。

d. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1,2,3;二極管：sch中pin number 為a,k,而pcb中為1,2，改成一致就可以了。

(2)在PCB中導(dǎo)入元器件后，發(fā)現(xiàn)個別器件不在顯示屏范圍內(nèi)，即時縮小圖紙顯示比例，也看不到，這往往是因為在創(chuàng)建PCB元器件封裝時沒有設(shè)定參考點所致，一般地，“set reffrence”到“pin 1”即可。

3. 復(fù)制局部ProtelSch原理圖，想把它貼到Word里方法如下(針對protel 99,protel dxp應(yīng)可以類比，未試過)：

tools-preferences-graphical editing:add template to clipboard的選項，去掉它就可以了。

4. 關(guān)于走線寬度

系統(tǒng)默認走線為10mil，一般可以設(shè)到8mil，再細的話(如低于6mil)，一般性的小電路板廠家就不能制造了，找大廠做成本就高，具體情況具體衡量。注：100mil(英制)=2.54mm(公制)，以上就是PCB設(shè)計的設(shè)計原理圖技巧，希望能給大家?guī)椭?