PCB工程師都應(yīng)該掌握哪些PCB抗干擾設(shè)計(jì)？

對(duì)于一個(gè)出色的PCB工程師，應(yīng)該掌握哪些PCB抗干擾設(shè)計(jì)呢？抗干擾問(wèn)題是現(xiàn)代電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié)，它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。對(duì)PCB工程師來(lái)說(shuō)，抗干擾設(shè)計(jì)是大家必須要掌握的重點(diǎn)和難點(diǎn)。

先來(lái)看看它的電源特性

傳輸線

在PCB中只可能出現(xiàn)兩種傳輸線：帶狀線和微波線，傳輸線最大的問(wèn)題就是反射，反射會(huì)引發(fā)出很多問(wèn)題，例如負(fù)載信號(hào)將是原信號(hào)與回波信號(hào)的疊加，增加信號(hào)分析的難度;反射會(huì)引起回波損耗(回?fù)p)，其對(duì)信號(hào)產(chǎn)生的影響與加性噪聲干擾產(chǎn)生的影響同樣嚴(yán)重。

耦合

干擾源產(chǎn)生的干擾信號(hào)是通過(guò)一定的耦合通道對(duì)電控系統(tǒng)發(fā)生電磁干擾作用的。干擾的耦合方式無(wú)非是通過(guò)導(dǎo)線、空間、公共線等作用在電控系統(tǒng)上。分析下來(lái)主要有以下幾種：直接耦合、公共阻抗耦合、電容耦合、電磁感應(yīng)耦合、輻射耦合等。

PCB及電路抗干擾措施

印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，接下來(lái)，我們僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施做一些說(shuō)明。

1、電源線設(shè)計(jì)

根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。同時(shí)、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

2、地線設(shè)計(jì)地線設(shè)計(jì)的原則是：

(1)數(shù)字地與模擬地分開(kāi)。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開(kāi)。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而租，高頻元件周?chē)M量用柵格狀大面積地箔。

(2)接地線應(yīng)盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將接地線加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm以上。

(3)接地線構(gòu)成閉環(huán)路。只由數(shù)字電路組成的印制板，其接地電路布成團(tuán)環(huán)路大多能提高抗噪聲能力。

3、退藕電容配置

PCB設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙?。退藕電容的一般配置原則是：

(1)電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uF以上的更好。

(2)原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1 ~ 10pF的但電容。

(3)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。

(4)電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。

4、PCB設(shè)計(jì)中消除電磁干擾的方法

(1)減小環(huán)路：每個(gè)環(huán)路都相當(dāng)于一個(gè)天線，因此我們需要盡量減小環(huán)路的數(shù)量，環(huán)路的面積以及環(huán)路的天線效應(yīng)。確保信號(hào)在任意的兩點(diǎn)上只有唯一的一條回路路徑，避免人為環(huán)路，盡量使用電源層。

(2)濾波：在電源線上和在信號(hào)線上都可以采取濾波來(lái)減小EMI，方法有三種：去耦電容、EMI濾波器、磁性元件。

以上就是最基礎(chǔ)的方法了。