模擬信號和數(shù)字信號講堂(九)，模擬信號和數(shù)字信號混合結(jié)構(gòu)設計

模擬信號和數(shù)字信號是兩大通信信號，對于模擬信號和數(shù)字信號，大家可能有所了解。往期文章中，小編對模擬信號和數(shù)字信號有所介紹。本文對模擬信號和數(shù)字信號的闡述在于介紹模擬信號和數(shù)字信號的混合結(jié)構(gòu)的設計和調(diào)試。如果你對本文內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。

一、前言

如今，無論是在計算機領域，通信領域還是消費電子領域，當我們隨手拿來一塊電路板時，都會發(fā)現(xiàn)其中所使用的器件是多種多樣的，往往是混合了模擬器件和數(shù)字器件，模擬部分包括光、聲、音、溫度、壓力等現(xiàn)實世界物理信號、電源信號、視頻信號、AM/FM等調(diào)制信號等，數(shù)字部分則包括單片機，微處理器，可編程邏輯器件，DSP等，而像ADC，DAC,某些單片機等則集模擬信號和數(shù)字信號于一個器件上。這樣的混合結(jié)構(gòu)給我們的設計帶來了強大的靈活性，但同時也給調(diào)試和測試帶來了復雜性：

1、模擬信號的測試和驗證需要仍然存在，但同時存在很多路的數(shù)字信號需要進行同時顯示，驗證和測試，尤其是需要驗證控制信號有無在正確的時間，正確的控制相關的信號。

2、孤立信號越來越少，多路信號的關聯(lián)性調(diào)試和驗證在很多情況下是必須的，而模擬信號的速度往往低于數(shù)字信號，要求儀器在捕獲一個慢信號完整周期的同時，還能支持很高的采樣率，這就要求儀器有很深的存儲深度和很多個通道，價位還可要可以被接受。

3、高速數(shù)字信號本身呈現(xiàn)模擬特征(如過沖、振鈴等)，需要進行信號完整性測試。

4、不同器件或芯片間的通信大量使用串行總線，如I2C,SPI,CAN,LIN,USB,SATA,PCI-E等，儀器要和串行通信協(xié)議同步才能更好的調(diào)試驗證電路。

5、BGA等特殊封裝形式使得很多信號無法直接測量，可編程器件的使用使得很多關鍵信號沒有在管腳處引出。

二、混合信號示波器

(一)由于混合信號電路本身的復雜性，即使您只需要觀察一路信號的質(zhì)量，數(shù)字示波器和模擬示波器也無法完成，比如，當你需要觀察DDR SDRAM的某根數(shù)據(jù)線信號質(zhì)量時，眼圖分析是常用的手段，在分析時，示波器要首先和DDR SDRAM的讀寫操作同步，根據(jù)DDR SDRAM的命令(參見下表)，這需要占用五個通道分別連接到RAS,CAS,CS,WE,CLK信號上，同時再使用另外一個通道來觀察你所關心的數(shù)據(jù)信號眼圖，結(jié)果如下圖所示，混合信號示波器(MSO)輕松獲取DDR SDRAM的連續(xù)8個讀操作(8個眼圖)，這對于普通數(shù)字存儲示波器(DSO)來說是不可能的，因為他沒有足夠多的通道鎖定SDRAM的操作，(為讓整個顯示更加清楚，我們故意沒有顯示那5路作觸發(fā)用的信號)。

(二)混合信號示波器解決的另一個難題是，數(shù)字存儲示波器(DSO)或模擬示波器，可以判別信號是否正常，卻不能告訴你信號是在什么時候變得不正常，反過來講，它不能幫助你驗證在電路特定的運作狀態(tài)下，關鍵信號的質(zhì)量是否過關，而這對混合信號示波器來講，則是再簡單不過的事，如下圖所示，安捷倫的研發(fā)工程師用混合信號示波器，發(fā)現(xiàn)其PCI總線數(shù)采插卡在DMA控制器將總線控制權(quán)交回CPU后，內(nèi)部的固化軟件偶爾會跑飛，根本原因是這時時鐘會出現(xiàn)不應該的幅值跌落，導致電路誤認為新的時鐘周期到來，從而產(chǎn)生誤動作，據(jù)此，工程師又進一步發(fā)現(xiàn)導致該幅值跌落的原因，從而解決了問題。使用時，只需注意把控制信號連接到邏輯通道上，根據(jù)PCI總線命令設定觸發(fā)條件即可。

(三)上面的功能，實質(zhì)上是混合信號示波器可以與并行總線的控制命令相同步，混合信號示波器可以解決的第三個難題是，與串行總線同步，比如，I2C僅由兩根線(時鐘線SCL,數(shù)據(jù)線SDA)組成，如何判斷和驗證電路可以正確的完成某個地址(如0x50)，讀出某個數(shù)據(jù)(如0x50)，混合信號示波器(如MSO6054A)完全可以根據(jù)I2C的協(xié)議，來判斷，兩個器件是否透過I2C總線完成通信，對于其他總線，如SPI,CAN也是同樣的方法，也就是說，混合信號示波器能先將串行總線的協(xié)議先解出來，然后再與之同步。

(四)上面說的是無論針對并行總線還是串行總線，混合信號示波器都可以做到與其命令或協(xié)議同步調(diào)試，混合信號示波器解決的第四個難題是對捕獲的深存儲數(shù)據(jù)的直接高清晰顯示處理，如下圖所示，脈寬調(diào)制(PWM)信號中偶爾會出現(xiàn)異常信號，混合信號示波器(MSO)可直接以亮點或其他醒目的形式將異常信號和深存儲器中其他信號直接區(qū)分開來，即使是單次采集，也沒有問題，而且還可以對這些異常的亮點進行放大來觀察，測量和分析，如下圖，對其中一個亮點進行放大后，發(fā)現(xiàn)該異常是正脈沖末尾處有一短暫的幅值跌落。您可具體測量該異常的時間和幅值信息。

(五)對于BGA等特殊封裝形式以及使用FPGA的電路，本身電路可測的管腳不是很多，18個或20個通道往往已是不錯，而且FPGA的供應商提供的開發(fā)工具，往往引出的管腳也是有限的，若您使用的是Xilinx公司提供的芯片，安捷倫的FPGA動態(tài)探頭，配合混合信號示波器使用，可以同時觀察FPGA內(nèi)部節(jié)點和外圍信號的互動情況。

目前被大量使用的數(shù)字示波器大都是2通道或4通道，當有大量數(shù)字信號需要被調(diào)試時，條件好的工程師會借助于邏輯分析儀，但孤立的使用邏輯分析儀或數(shù)字示波器對混合信號電路的調(diào)試效率往往是很低的，比如，很多時候，電路中的關鍵握手活動或特定任務執(zhí)行的驗證往往牽扯。

三、同步方案

(一)在邏輯分析系統(tǒng)中允許使用示波器模塊;

(二)使用時間相關夾具同步兩臺儀器，并讓其中一臺儀器的光標移動時，另一臺儀器的光標也跟著移動(即光標聯(lián)動功能)。

與混合信號示波器方案相比，上述兩個方案都適合于可以將數(shù)十路甚至上百路信號測試點都引出來的電路，優(yōu)點是其邏輯分析功能非常完善和強大，可以做反匯編，甚至高級源代碼相關分析。缺陷是對只能引出十幾個被測點的電路，顯然有點大材小用，而且價格比較昂貴，使用起來較混合信號示波器復雜，尤其是使用時間相關夾具的第二種方案，若想將示波器的數(shù)據(jù)傳輸?shù)竭壿嫹治鰞x的屏幕上和數(shù)字通道一起顯示，屏幕刷新率會很慢，比如，示波器若是每通道4M樣點的存儲深度，將示波器的四個通道的數(shù)據(jù)傳遞到邏輯分析儀器上顯示一次有可能需要1分鐘時間，對于上面舉的PCI總線數(shù)采插卡的例子，必須將示波器設置成無限余輝的方式，才能發(fā)現(xiàn)偶發(fā)的時鐘信號幅值跌落情況，若屏幕刷新率很慢，是難以用來解決該問題的，對于觀察DDR SDRAM信號眼圖，也是如此，當然，你可以讓兩臺儀器各自顯示各自的波形，這樣不影響示波器的波形刷新率，但觀察多路混合信號就不太直觀。而且有些廠家的時間相關夾具不支持光標聯(lián)動功能，使用起來，就更不方便了。

對于上面提到的讓儀器與串行信號的協(xié)議同步，然后調(diào)試，如對I2C,SPI等常見總線，即使你使用功能強大的邏輯分析儀加上示波器和時間相關夾具也很難實現(xiàn)。

對于PWM等復雜信號中的異常，很多示波器也有高清晰顯示技術(shù)，但支持單次采集的高清晰顯示技術(shù)，目前只有安捷倫能提供。

對于管理者來講，實現(xiàn)投資利用率的最大化是非常重要的，對應儀器的投資利用率，我們可以從兩方面來看，一是利用率，二是使用率，很顯然，混合信號示波器作為示波器的一種，其價格和同類數(shù)字存儲示波器相差無幾，其利用率遠高于邏輯分析儀器，也因其支持額外的邏輯通道，以前用不起邏輯分析儀的用戶也可以高效的調(diào)試電路;混合信號示波器因其容易使用，您可能會將其80%的功能全部發(fā)揮出來，解決你80%的問題。而邏輯分析加示波器的方案，因操作復雜和數(shù)量有限(價格貴，不可能擁有很多)，使用效率和使用率都會較低。

由于混合信號示波器(MSO)是根據(jù)模擬和數(shù)字混合信號電路的特征和測試需求研發(fā)出來的產(chǎn)品，而且其價格定位適合數(shù)字存儲示波器(DSO)同檔次的。當今可編程邏輯器件的電路的很多測試點不能被觸及或引出，幾十通道的邏輯分析儀器沒有充分的用武之地。在單位只有購買示波器的經(jīng)費而沒有邏輯分析儀器經(jīng)費的情況下，混合信號示波器無疑是很好的選擇，也被越來越多的設計人員所采用。

以上便是此次小編帶來的“模擬信號和數(shù)字信號”相關內(nèi)容，通過本文，希望大家對模擬信號和數(shù)字信號的混合結(jié)構(gòu)設計具備一定的認知。如果你喜歡本文，不妨持續(xù)關注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!