Allegro軟件的15條黃金法則，PCB工程師必看！

時(shí)間：2020-07-16 09:31:21

關(guān)鍵字：軟件 PCB工程師

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]Cadence Allegro是目前的主流PCB設(shè)計(jì)軟件之一，具有功能集成化、功能組件化、電路分析功能強(qiáng)大、支持團(tuán)隊(duì)合作等特點(diǎn)。作為一名PCB工程師/硬件工程師，熟練掌握和運(yùn)用Allegro是必備的技能。下面就和和大家分享一些關(guān)于Allegro軟件的操作技巧，無論是新手還是老

Cadence Allegro是目前的主流PCB設(shè)計(jì)軟件之一，具有功能集成化、功能組件化、電路分析功能強(qiáng)大、支持團(tuán)隊(duì)合作等特點(diǎn)。作為一名PCB工程師/硬件工程師，熟練掌握和運(yùn)用Allegro是必備的技能。下面就和和大家分享一些關(guān)于Allegro軟件的操作技巧，無論是新手還是老司機(jī)都應(yīng)該要知道。

鼠標(biāo)設(shè)定

在Allegro視窗 layout時(shí)，每執(zhí)行一個(gè)指令例：Add connect, Show element等鼠標(biāo)會(huì)跳到option窗口，這樣對(duì)layout造成不便。

控制面版＞滑鼠之移動(dòng)選項(xiàng)中，指到預(yù)設(shè)按鈕（或智慧型移動(dòng)）：取消“在對(duì)話方塊將滑鼠指標(biāo)移到預(yù)設(shè)按鈕”設(shè)置。

Allegro布局基本知識(shí)

①擺放的方法：Edit –> move或mirror或rotate

②關(guān)于電容濾波，當(dāng)有大電容和小電容同時(shí)對(duì)一點(diǎn)濾波時(shí)，應(yīng)該把從小電容拉出的線接到器件管腳。即靠近管腳的為最小的電容。

③各層顏色設(shè)置：top –> 粉色；bottom –> 藍(lán)色

查看線寬

Display----Element（右邊Find里面只勾選Cline Segs），然后點(diǎn)擊走線，在彈出的信息里面可以看到 width 信息。

查看線長

Display----Element（右邊Find里面只勾選Cline），然后點(diǎn)擊走線，在彈出的信息里面可以看到 CLINE length 信息。

Hilight時(shí)的兩種不同的顯示方式

（實(shí)線和虛線）在setup>user preferences>display中,勾上display_nohilitefont,則以實(shí)線顯示，不勾則虛線顯示，實(shí)線比較容易看清。

顯示過孔焊盤輪廓

Setup->DesignParameters點(diǎn)擊Display欄，選中右邊的Display planted holes。

當(dāng)我們要RENAME背面元件時(shí)不成功

選Edit/property，選中背面所有元件（FIND中選component），分配一個(gè)auto_rename屬性,然后再rename一次。

定義某部分區(qū)域不能有測試點(diǎn)

在ManuFATuring/no_probe_bottom這層加上一塊SHAPE則可.當(dāng)用Route/Testprep/create Probe來create這塊區(qū)域的測試點(diǎn)時(shí)會(huì)失敗，出現(xiàn)的提示為：Pin out of bounds。

CRTL鍵在Allegro中的使用

在執(zhí)行逐個(gè)多選指令像Hilight、其他命令之Temp Group時(shí)，按住CRTL鍵可以實(shí)現(xiàn)反向選擇的功能，即執(zhí)行Hilight時(shí)，按CRTL鍵時(shí)為Dehilight, 執(zhí)行其他命令之Temp Group時(shí)按CRTL鍵為取消選擇。

關(guān)閉鋪銅（覆銅）shape的顯示

Allegro 的shape 默認(rèn)顯示模式是通過菜單 “Setup” -> “User Preferences…” ，然后在彈出的 “User Preferences Editor”用戶配置窗口中選擇 “Display” 選項(xiàng)下的 “shape_fill”, 勾選對(duì)應(yīng)的選項(xiàng)即可實(shí)現(xiàn) 禁止鋪銅顯示還是顯示鋪銅邊框功能。

更新封裝

封裝修改后，在allegro下palce--update symbols。在package symbol下選擇要更新的封裝。注意勾選update symbol padstacks、Ignore FIXED property。

約束規(guī)則的設(shè)置概要

①約束的設(shè)置：setup –> constrains –> set standard values 可以設(shè)置線寬，線間距。間距包括：pin to pin、line to pin、line to line等

②主要用spacing rule set 和 physical rule set

如何保護(hù)自己的Project

Allegro14.2中Allegro Design Expert之Editor. File>Properties選擇Password. 輸入密碼，再鉤選Disable export of design data項(xiàng)，這樣你的Project就不會(huì)被人盜用了。

如何替換某個(gè)過孔？

Tools->PadStack->Replace，然后必須選上Single via replace mode，最后選上要想替換的過孔即可；利用copy來快速添加大量過孔即可。

如何生成鉆孔文件

Manufacture -> NC -> Drill Customization->auto generate symbols
Manufacture -> NC -> Drill Legend
Manufacture -> NC ->NC parameters->enhanced excellon format->close
Manufacture -> NC -> NC Drill->auto tool select->optimize drill head travel

-END-

用最簡潔的解釋，讓你讀懂MOS應(yīng)用說明書！

太震撼了！這么多開關(guān)電源經(jīng)典回答，看完立馬成高手

FPC和PCB有哪些區(qū)別？記住這幾點(diǎn)！

（免責(zé)聲明：整理本文出于傳播相關(guān)技術(shù)知識(shí)，版權(quán)歸原作者所有。）