物聯(lián)網(wǎng)浪潮中的Altera，誰(shuí)主沉??？

　　當(dāng)今，大數(shù)據(jù)伴隨著物聯(lián)網(wǎng)、云計(jì)算等概念漸漸被人們熟悉，國(guó)內(nèi)外各大半導(dǎo)體廠商在物聯(lián)網(wǎng)市場(chǎng)上也動(dòng)作頻頻，作為可編程邏輯行業(yè)執(zhí)牛耳的Altera也不例外。近日，Altera宣布加入IBM的OpenPOWER聯(lián)盟，將和IBM以及其他OpenPOWER聯(lián)盟成員合作，開(kāi)發(fā)高性能計(jì)算解決方案，以促進(jìn)下一代大數(shù)據(jù)和云計(jì)算應(yīng)用。

　　高性能計(jì)算和物聯(lián)網(wǎng)非Altera所擅長(zhǎng)的領(lǐng)域，但是Altera公司CEO兼董事會(huì)主席John Daane卻看起來(lái)自信滿(mǎn)滿(mǎn)，那么作為可編程邏輯行業(yè)領(lǐng)導(dǎo)者的Altera在推動(dòng)物聯(lián)網(wǎng)的發(fā)展中扮演什么角色？John Daane又是如何闡釋物聯(lián)網(wǎng)時(shí)代的機(jī)遇和挑戰(zhàn)？

　　Altera公司CEO兼董事會(huì)主席John Daane表示，先進(jìn)半導(dǎo)體提升高性能計(jì)算，將會(huì)改變物聯(lián)網(wǎng)數(shù)據(jù)處理方式

　　4G無(wú)線(xiàn)網(wǎng)絡(luò)發(fā)展迅猛互聯(lián)網(wǎng)基礎(chǔ)設(shè)施“脫胎換骨”

　　John Daane表示，隨著4G無(wú)線(xiàn)網(wǎng)絡(luò)的發(fā)展，互聯(lián)網(wǎng)的基礎(chǔ)設(shè)施將會(huì)迎接更大的挑戰(zhàn)：光纖連接和交換高速骨干網(wǎng)絡(luò)。光傳送網(wǎng)（OTN）作為骨干網(wǎng)的標(biāo)準(zhǔn)之一，與其他體制的光網(wǎng)絡(luò)一樣，Altera實(shí)現(xiàn)了關(guān)鍵數(shù)據(jù)包處理功能，處理速度能與每秒100吉比特（Gb/s）的光纖保持一致。Altera在前兩年收購(gòu)了兩家優(yōu)秀的知識(shí)產(chǎn)權(quán)開(kāi)發(fā)公司，Avalon和TPACK，其專(zhuān)業(yè)主要有助于Altera為客戶(hù)實(shí)現(xiàn)優(yōu)質(zhì)市場(chǎng)價(jià)值，超越100Gb/s線(xiàn)路速率，進(jìn)而鞏固在OTN技術(shù)的領(lǐng)先地位。

　　先進(jìn)的半導(dǎo)體工藝制程提升高性能計(jì)算

　　John Daane強(qiáng)調(diào)，新型計(jì)算體系要發(fā)展，必須要有先進(jìn)的半導(dǎo)體工藝制程技術(shù)作為支撐。特別是在可編程邏輯領(lǐng)域，先進(jìn)半導(dǎo)體工藝制程能在降低功耗的同時(shí)，極大提高邏輯和存儲(chǔ)器密度。當(dāng)前，在計(jì)算領(lǐng)域率先投向市場(chǎng)的最先進(jìn)半導(dǎo)體工藝為Intel 14nm三柵極工藝。就在不久前Altera攜手Intel宣布，正式宣布采用14nm三柵極工藝制造Altera公司的StraTIx 10 FPGA和SoC。新工藝將在一個(gè)封裝中集成了單片14nm StraTIx 10 FPGA和SoC與其他先進(jìn)組件，包括DRAM、SRAM、ASIC、處理器和模擬組件，這將有效降低芯片的成本，并且將解決性能、存儲(chǔ)器帶寬和散熱等影響通信、高性能計(jì)算、廣播和軍事領(lǐng)域高端應(yīng)用等所面臨的難題。

　　在高性能計(jì)算領(lǐng)域，設(shè)計(jì)團(tuán)隊(duì)通常由經(jīng)驗(yàn)豐富的編程人員組成，不一定有FPGA專(zhuān)家。這些團(tuán)隊(duì)繞開(kāi)了邏輯門(mén)、RTL、或者時(shí)序分析等角度，在加速異構(gòu)系統(tǒng)之間加起了橋梁，并成功在異構(gòu)系統(tǒng)中實(shí)現(xiàn)開(kāi)發(fā)并行應(yīng)用程序的業(yè)界標(biāo)準(zhǔn)環(huán)境OpenCL。在這方面，Altera一直處于絕對(duì)領(lǐng)先地位，John Daane充滿(mǎn)自信地補(bǔ)充到。

　　物聯(lián)網(wǎng)將改變收集數(shù)據(jù)的方式

　　高性能計(jì)算改變的是數(shù)據(jù)的方式，而物聯(lián)網(wǎng)則改變了收集數(shù)據(jù)的方式。在物聯(lián)網(wǎng)時(shí)代，除車(chē)輛、機(jī)器和家具外，幾乎每一個(gè)傳感器和制動(dòng)器都有對(duì)應(yīng)的互聯(lián)地址，這種網(wǎng)絡(luò)中最小、能耗最敏感的單元并非FPGA所擅長(zhǎng)的應(yīng)用。多層網(wǎng)絡(luò)具有多樣化的媒介和協(xié)議，需要集線(xiàn)器和網(wǎng)關(guān)，要具備非常高的靈活性，無(wú)縫支持本地實(shí)時(shí)計(jì)算，而這都是FPGA所擅長(zhǎng)的應(yīng)用環(huán)境。

　　展望2014年發(fā)展趨勢(shì)，主要體現(xiàn)在其特點(diǎn)是技術(shù)不確定性，需求不斷變化，細(xì)分或剛起步的小市場(chǎng)。ASIC和ASSP開(kāi)發(fā)日益攀升的成本，使得傳統(tǒng)的解決方案在新領(lǐng)域已不敷使用。Altera FPGA將在推動(dòng)這些系統(tǒng)核心過(guò)程中擔(dān)當(dāng)重任。

——本文選自電子發(fā)燒友網(wǎng)4月《物聯(lián)網(wǎng)技術(shù)特刊》高端訪談欄目，轉(zhuǎn)載請(qǐng)注明出處，違者必究！