引言
8 b/10 b是目前許多高速串行總線采用的編碼機制,如USB 3.0,1394b,Serial ATA,PCI Express,Infini-band,F(xiàn)iber Channel,RapidIO等總線或網(wǎng)絡。8 b/10 b編碼方式最初由IBM公司于1983年發(fā)明并應用于ESCON(200M互連系統(tǒng)),發(fā)表Al Widmet和Peter Franaszek IBM刊物的“研究與開發(fā)”。8 b/10 b編解碼之所以能得到廣泛的運用,主要有以下優(yōu)點:采用嵌入式時鐘,可保持DC平衡;能夠更加有效地檢測錯誤;隔離數(shù)據(jù)碼元和控制碼元。
為了在USB 3.0中實現(xiàn)數(shù)據(jù)的8 b/10 b編解碼,采用了查找表法和組合邏輯相結合的方法,把8b/10b編解碼分解成5 b/6 b編解碼和3 b/4 b編解碼,用Verilog HDL語言實現(xiàn)了算法的描述,并通過了Modelsim仿真,然后在FPGA上實現(xiàn)了具體的硬件電路。采用500 MHz的時鐘信號,經(jīng)過測驗滿足了USB 3.0的傳輸速率5 Gb/s。該創(chuàng)新方法使用了少量邏輯,實現(xiàn)了8 b/10 b編解碼器,并且滿足USB 3.0高速數(shù)據(jù)傳輸?shù)囊蟆?/p>
1 USB 3.0中的8 b/10 b編解碼原理
在USB 3.0分層結構中,發(fā)送端先對數(shù)據(jù)或者控制字(K)加擾,然后把加擾后的8 b數(shù)據(jù)編碼成10b發(fā)送出去;接收端先把接收到的10b數(shù)據(jù)進行解碼得到8 b數(shù)據(jù),然后再解擾得到原始數(shù)據(jù)。
8 b/10 b編碼包含對256個數(shù)據(jù)字符和12個控制字符的編碼。數(shù)據(jù)字符和控制字符分別用Dx,y和Kx,y表示,其中x表示與8 b的低5位(EDCBA)對應的十進制數(shù)值;y表示與8 b的高3位(HGF)對應的十進制數(shù)值。發(fā)送端在編碼時,根據(jù)編碼表將低5位變成6位,高3位變成4位。編碼完成后,將10 b的并行字符轉換成串行發(fā)送出去。接收端在解碼時先進行串并轉換得到10 b字符,再將該字符分解成6 b和4 b,根據(jù)相應編碼表看是否有效,最后完成解碼。編解碼轉換流程如圖1所示。
不平衡度disp(disparity)表示編碼后1個碼字中“1”數(shù)目與“0”的數(shù)目差。“1”用+1表示,“0”用-1表示,碼字中的所有“+1”與“-1”之和就是disp。8 b/10 b編碼的disp取3種狀態(tài):“+2”(6個1與4個0),“0”(5個0與5個1),“-2”(6個0與4個1)。而運行不一致RD(Running Disparity)是一個二進制參數(shù),只有正、負2種狀態(tài),用于編碼模式控制。在8 b/10 b編碼表中,10 b字符分為2種碼表(RD-和RD+)。編碼過程中,通過對RD值正負的判斷來選擇對應碼表,如果當前RD為負(RD-),編碼器會在RD-編碼表中選擇對應值輸出,并且檢測對應輸出的10 b值的disp,如果disp=0,則RD不變保持RD-,否則RD值變?yōu)镽D+;如果當前RD為正(RD+),則在RD+編碼表中選擇對應值輸出,并且檢測輸出值對應的disp,如果disp=0,則RD不變保持RD+,否則RD變?yōu)樨揜D-??傊?,在disp為正或者負時,RD發(fā)生交替變換,這種方法是為了使0和1分布更均勻,減小差分信號的直流分量。
2 8 b/10 b編碼器的設計
8b/10b編碼器是把8 b數(shù)據(jù)輸入拆成低5位和高3位分別進行5 b/6 b和3 b/4 b編碼,根據(jù)編碼表執(zhí)行編碼。因為其中有些特殊的3b/4 b編碼,所以需要一個特殊3 b/4 b編碼模塊。編碼后數(shù)據(jù)通過RD控制模塊選擇輸出,并且把此時的RD狀態(tài)反饋給下一輪編碼。對于8 b控制輸入,由于K控制編碼只有12種有效,所以需要一個對無效K碼的識別模塊。因此,編碼器分為5個模塊:5 b/6 b編碼、3 b/4 b編碼、特殊3 b/4 b編碼、無效K碼檢測、RD_controller,前4個部分在RD_controller的控制下進行并行編碼,如圖2所示。圖中,kin為8 b控制輸入,data_in為8 b數(shù)據(jù)輸入。由于USB 3.0傳輸速度為5 Gb/s,編碼器clk為500MHz。
5 b/6 b編碼模塊、3 b/4 b編碼模塊對輸入的8 b數(shù)據(jù)輸入分為低5位和高3位進行并行編碼,輸出6 b和4 b數(shù)據(jù)構成10 b編碼,而輸出disp_6b,disp_4b是6 b和4 b數(shù)據(jù)的不平衡度。
由于在8 b/10 b轉換表中,8 b數(shù)據(jù)輸入高3位為“111”、低五位分別為“01011”,“01101”,“01110”,“10001”,“10010”,“10100”時,輸出的4 b是特殊情況,特殊3 b/4 b編碼模塊就是完成對這幾種特殊情況輸出,輸出sp_4b_RDN和sp_4b_RDP是特殊編碼的不平衡度。
當8 b輸入是控制K碼時,控制碼只有12種是有效的,無效K碼檢測模塊就是檢測輸入的控制碼是否有效,如果無效輸出invalid_k=1,如果有效則輸出invalid_k=0。
RD控制模塊除了將編碼后數(shù)據(jù)選擇輸出,主要是根據(jù)disp_6b,disp_4b,sp_4b_RDN和sp_4b_RDP來跟新當前RD值,并反饋到下一輪編碼的RD輸入,保持差分信號傳輸?shù)闹绷髌胶狻?/p>