有多個(gè)電容，那么這些電容怎么布局才能更好的起到去耦作用？

對(duì)于噪聲敏感的IC電路，為了達(dá)到更好的濾波效果，通常會(huì)選擇使用多個(gè)不同容值的電容并聯(lián)方式，以實(shí)現(xiàn)更寬的濾波頻率，如在IC電源輸入端用1μF、100nF和10nF并聯(lián)可以實(shí)現(xiàn)更好的濾波效果。那現(xiàn)在問題來(lái)了，這幾個(gè)不同規(guī)格的電容在PCB布局時(shí)該怎么擺，電源路徑是先經(jīng)大電容然后到小電容再進(jìn)入IC，還是先經(jīng)過小電容再經(jīng)過大電容然后輸入IC。

電子電器

我們知道，在實(shí)際應(yīng)用中，電容不僅僅是理想的電容C，還具有等效串聯(lián)電阻ESR及等效串聯(lián)電感ESL，如下圖所示為實(shí)際的電容器的簡(jiǎn)化模型：

在高速電路中使用電容需要關(guān)注一個(gè)重要的特性指標(biāo)為電容器的自諧振頻率，電容自諧振頻率公式表示為：

自諧振頻率點(diǎn)是區(qū)分電容器是容性還是感性的分界點(diǎn)，低于諧振頻率時(shí)電容表現(xiàn)為電容特性，高于諧振頻率是電容表現(xiàn)為電感特性，只有在自諧振頻率點(diǎn)附近電容阻抗較低，因此，實(shí)際去耦電容都有一定的工作頻率范圍，只有在其自諧振頻率點(diǎn)附近頻段內(nèi)，電容才具有很好的去耦作用，使用電容器進(jìn)行電源去耦時(shí)需要特別注意這一點(diǎn)。

電容的特性阻抗可表示為：

可見大電容（1uF）的自諧振點(diǎn)低于小電容(10nF)，相應(yīng)的，大電容對(duì)安裝的PCB電路板上產(chǎn)生的寄生等效串聯(lián)電感ESL的敏感度小于小電容。

SO，小電容應(yīng)該盡量靠近IC的電源引腳擺放，大電容的擺放位置相對(duì)寬松一些，但都應(yīng)該盡量靠近IC擺放，不能離IC距離太遠(yuǎn)，超過其去耦半徑，便會(huì)失去去耦作用。

以上情況適用于未使用電源平面的情況，對(duì)于高速電路電路，一般內(nèi)層會(huì)有完整的電源及地平面，這時(shí)去耦電容及IC的電源地引腳直接過孔via打到電源、地平面即可，不需用導(dǎo)線連接起來(lái)。