隨著信號上升沿時間的減小及信號頻率的提高，電子產(chǎn)品的EMI問題越來越受到電子工程師的關(guān)注，幾乎60%的EMI問題都可以通過高速PCB來解決。 以下 是九大規(guī)則： 01 規(guī)則一：高速信號走線屏蔽規(guī)則
在高速的PCB設(shè)計中，時鐘等關(guān)鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。 02 規(guī)則二：高速信號的走線閉環(huán)規(guī)則
由于PCB板的密度越來越高，很多PCB LAYOUT工程師在走線的過程中，很容易出現(xiàn)一種失誤，即時鐘信號等高速信號網(wǎng)絡(luò)，在多層的PCB走線的時候產(chǎn)生了閉環(huán)的結(jié)果，這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線，增加EMI的輻射強度。 03 規(guī)則三：高速信號的走線開環(huán)規(guī)則
規(guī)則二提到高速信號的閉環(huán)會造成EMI輻射，然而開環(huán)同樣會造成EMI輻射。
時鐘信號等高速信號網(wǎng)絡(luò)，在多層的PCB走線的時候一旦產(chǎn)生了開環(huán)的結(jié)果，將產(chǎn)生線形天線，增加EMI的輻射強度。 04 規(guī)則四：高速信號的特性阻抗連續(xù)規(guī)則
高速信號，在層與層之間切換的時候必須保證特性阻抗的連續(xù)，否則會增加EMI的輻射。也就是說，同層的布線的寬度必須連續(xù)，不同層的走線阻抗必須連續(xù)。 05 規(guī)則五：高速PCB設(shè)計的布線方向規(guī)則
相鄰兩層間的走線必須遵循垂直走線的原則，否則會造成線間的串擾，增加EMI輻射。 簡而言之，相鄰的布線層遵循橫平豎垂的布線方向，垂直的布線可以抑制線間的串擾。 06 規(guī)則六:?高速PCB設(shè)計中的拓撲結(jié)構(gòu)規(guī)則
在高速PCB設(shè)計中，線路板特性阻抗的控制和多負載情況下的拓撲結(jié)構(gòu)的設(shè)計，直接決定著產(chǎn)品的成功還是失敗。
圖示為菊花鏈式拓撲結(jié)構(gòu)，一般用于幾Mhz的情況下為益。高速ＰＣＢ設(shè)計中建議使用后端的星形對稱結(jié)構(gòu)。 07 規(guī)則七：走線長度的諧振規(guī)則
檢查信號線的長度和信號的頻率是否構(gòu)成諧振，即當布線長度為信號波長1／4的時候的整數(shù)倍時，此布線將產(chǎn)生諧振，而諧振就會輻射電磁波，產(chǎn)生干擾。 08 規(guī)則八：回流路徑規(guī)則
所有的高速信號必須有良好的回流路徑。盡可能地保證時鐘等高速信號的回流路徑最小。否則會極大的增加輻射，并且輻射的大小和信號路徑和回流路徑所包圍的面積成正比。 09 規(guī)則九：器件的退耦電容擺放規(guī)則
退耦電容的擺放的位置非常的重要。擺放不合理根本起不到退耦的效果。其原則是：靠近電源的管腳，并且電容的電源走線和地線所包圍的面積最小。 相關(guān)文章推薦：
EMC相關(guān)：有效降低傳導(dǎo)輻射干擾的技巧
EMC抗干擾設(shè)計——RS485 接口的電磁兼容設(shè)計
什么是電氣間隙，什么是爬電距離，PCB為什么要開槽？
電磁繼電器的幾個參數(shù)，了解完就會用繼電器
模擬量傳感器如何抗干擾，有哪些措施？
PCB板邊緣的敏感線為何容易ESD干擾
如何選用電源濾波器，電源濾波器有哪些重要參數(shù)？
免責(zé)聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務(wù)。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
