高速PCB設(shè)計中，影響信號質(zhì)量的5個方面
在高速PCB設(shè)計中，“信號”始終是工程師無法繞開的一個知識點。不管是在設(shè)計環(huán)節(jié)，還是在測試環(huán)節(jié)，信號質(zhì)量都值得關(guān)注。在本文中，我們主要來了解下影響信號質(zhì)量的5大問題。
根據(jù)目前工作的結(jié)論，信號質(zhì)量常見的問題主要表現(xiàn)在五個方面：過沖，回沖，毛刺，邊沿，電平。
過沖圖
過沖帶來的問題是容易造成器件損壞，過沖過大也容易對周圍的信號造成串擾。造成過沖大的原因是不匹配，消除的方法有始端串電阻或末端并阻抗（或電阻）。
毛刺圖
毛刺作用在高速器件上，容易造成誤觸發(fā)、控制信號控制錯誤或時鐘信號相位發(fā)生錯誤等問題，毛刺脈沖帶來的問題多發(fā)生在單板工作不穩(wěn)定或器件替代后出現(xiàn)問題。造成毛刺的原因很多，比如邏輯冒險，串擾、地線反彈等，其消除的方法也不盡相同。
邊沿圖
邊沿速度緩慢發(fā)生在信號線上時，會造成數(shù)據(jù)采樣錯誤。其產(chǎn)生原因通常是輸出端容性負載過大（負載數(shù)量過多），輸出是三態(tài)時充（放）電電流小等原因。
回沖圖
回沖產(chǎn)生的原因是信號線不匹配或多負載等原因，消除的方法是加匹配電阻或調(diào)整總線的拓撲結(jié)構(gòu)。
05
電平
電平圖
輸入電平幅度不符合要求時，會造成器件輸出錯誤。導(dǎo)致電平異常的原因主要有：輸出過載，電平不匹配，三態(tài)總線、總線沖突等原因。
免責(zé)聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務(wù)。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
