CMOS集成電路有何特點?CMOS、TTL優(yōu)缺點分析

CMOS的重要性自然不再需要小編再多論及，在往期CMOS文章中，小編對CMOS故障、CMOS和CCD的區(qū)別等內(nèi)容有所介紹。為增進大家對CMOS的了解程度，本文將基于兩點對CMOS予以闡述：1.CMOS集成電路特點，2.CMOS和TTL的優(yōu)缺點介紹。如果你對CMOS具有興趣，不妨繼續(xù)往下閱讀哦。

一、CMOS集成電路的特點

1. CMOS集成電路功耗低

CMOS集成電路采用場效應(yīng)管,且都是互補結(jié)構(gòu),工作時兩個串聯(lián)的場效應(yīng)管總是處于一個管導(dǎo)通,另一個管截止的狀態(tài),電路靜態(tài)功耗理論上為零。實際上,由于存在漏電流,CMOS電路尚有微量靜態(tài)功耗。單個門電路的功耗典型值僅為20mW,動態(tài)功耗(在1MHz工作頻率時)也僅為幾mW。

2. CMOS集成電路工作電壓范圍寬

CMOS集成電路供電簡單,供電電源體積小,基本上不需穩(wěn)壓。國產(chǎn)CC4000系列的集成電路,可在3~18V電壓下正常工作。

3. CMOS集成電路邏輯擺幅大

CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V,VSS=0V時,輸出邏輯擺幅近似15V。因此,CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的。

4. CMOS集成電路抗干擾能力強

CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%,保證值為電源電壓的30%。隨著電源電壓的增加,噪聲容限電壓的絕對值將成比例增加。對于VDD=15V的供電電壓(當(dāng)VSS=0V時),電路將有7V左右的噪聲容限。

5. CMOS集成電路輸入阻抗高

CMOS集成電路的輸入端一般都是由保護二極管和串聯(lián)電阻構(gòu)成的保護網(wǎng)絡(luò),故比一般場效應(yīng)管的輸入電阻稍小,但在正常工作電壓范圍內(nèi),這些保護二極管均處于反向偏置狀態(tài),直流輸入阻抗取決于這些二極管的泄露電流,通常情況下,等效輸入阻抗高達103~1011Ω,因此CMOS集成電路幾乎不消耗驅(qū)動電路的功率。

6. CMOS集成電路溫度穩(wěn)定性能好

由于CMOS集成電路的功耗很低,內(nèi)部發(fā)熱量少,而且,CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對稱性,在溫度環(huán)境發(fā)生變化時,某些參數(shù)能起到自動補償作用,因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路,工作溫度為-55 ~ +125℃;塑料封裝的電路工作溫度范圍為-45 ~ +85℃。

7. CMOS集成電路扇出能力強

扇出能力是用電路輸出端所能帶動的輸入端數(shù)來表示的。由于CMOS集成電路的輸入阻抗極高,因此電路的輸出能力受輸入電容的限制,但是,當(dāng)CMOS集成電路用來驅(qū)動同類型,如不考慮速度,一般可以驅(qū)動50個以上的輸入端。

8. CMOS集成電路抗輻射能力強

CMOS集成電路中的基本器件是MOS晶體管,屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對其導(dǎo)電性能的影響都有限,因而特別適用于制作航天及核實驗設(shè)備。

9. CMOS集成電路可控性好

CMOS集成電路輸出波形的上升和下降時間可以控制,其輸出的上升和下降時間的典型值為電路傳輸延遲時間的125%~140%。

10. CMOS集成電路接口方便

因為CMOS集成電路的輸入阻抗高和輸出擺幅大,所以易于被其他電路所驅(qū)動,也容易驅(qū)動其他類型的電路或器件。

二、TTL與CMOS的優(yōu)缺點

第一個也是最常被談?wù)摰氖枪?TTL比CMOS消耗更多的電能。

這在某種意義上是正確的，TTL輸入只是雙極晶體管的基礎(chǔ)，雙極晶體管需要一些電流來打開它，輸入電流的大小取決于內(nèi)部的電路。當(dāng)許多TTL輸入連接到一個TTL輸出時，這就成了一個問題，而TTL輸出通常只是一個上拉電阻或一個驅(qū)動性能較差的高壓側(cè)晶體管。

另一方面，CMOS晶體管是場效應(yīng)的，換句話說，柵極處的電場足以影響半導(dǎo)體通道的傳導(dǎo)。理論上，除了柵極的小漏電流(通常為皮卡或毫安量級)外，不會產(chǎn)生電流。然而，這并不是說即使在更高的速度下，同樣的低電流消耗也是正確的。CMOS芯片的輸入具有一定的電容，因此上升時間有限。為了確保在高頻下上升時間很快，需要一個大電流，在MHz或GHz頻率下可以達到幾安培。這種電流只在輸入必須改變狀態(tài)時才被消耗，而TTL的偏置電流必須與信號一起存在。

在輸出方面，CMOS和TTL各有優(yōu)缺點。TTL輸出要么是圖騰柱，要么是上拉。有了圖騰桿，輸出只能在軌道0.5V范圍內(nèi)擺動。然而，其輸出電流遠高于CMOS芯片。同時，CMOS輸出可以與電壓控制電阻器相比較，根據(jù)負載情況，可以在電源軌的毫伏范圍內(nèi)輸出。然而，兩個led的輸出電流往往很有限。

由于其較小的電流要求，CMOS邏輯非常適合小型化，數(shù)百萬個晶體管可以封裝到一個小區(qū)域，而不需要過高的電流。

與CMOS相比，TTL的另一個重要優(yōu)勢是其耐用性。場效應(yīng)晶體管依賴于柵極和溝道之間的薄氧化硅層來提供它們之間的隔離。這種氧化層厚度為納米，擊穿電壓很小，即使在高功率fet中也很少超過20V。這使得CMOS對靜電放電和過電壓非常敏感。如果輸入是浮動的，它們會慢慢積累電荷并引起輸出狀態(tài)的假變化，這就是為什么CMOS輸入通常被上拉、下拉或接地。TTL在很大程度上不受這個問題的影響，因為輸入端是一個晶體管基極，它的作用更像一個二極管，由于它的阻抗較低，對噪聲不太敏感。

以上便是此次小編帶來的“CMOS”相關(guān)內(nèi)容，通過本文，希望大家對CMOS集成電路特點以及CMOS和TTL的優(yōu)缺點具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!