解決天線設(shè)計(jì)挑戰(zhàn)，新型多通道RF到數(shù)據(jù)開(kāi)發(fā)平臺(tái)應(yīng)運(yùn)而生

未來(lái)天線設(shè)計(jì)的行業(yè)發(fā)展趨勢(shì)是采用相控陣。這種技術(shù)趨勢(shì)加上上市時(shí)間壓力，造成的開(kāi)發(fā)時(shí)間縮短問(wèn)題，為相控陣系統(tǒng)領(lǐng)域的RF設(shè)計(jì)人員帶來(lái)了多項(xiàng)挑戰(zhàn)。與RF電子相關(guān)的挑戰(zhàn)包括：

• 在多通道環(huán)境下驗(yàn)證RF電子

• 跨多通道驗(yàn)證同步和校準(zhǔn)

• 軟件開(kāi)發(fā)與量產(chǎn)硬件開(kāi)發(fā)并行
  

為了解決這些行業(yè)挑戰(zhàn)，新型多通道RF到數(shù)據(jù)開(kāi)發(fā)平臺(tái)應(yīng)運(yùn)而生。此開(kāi)發(fā)平臺(tái)集成了軟件可配置的數(shù)據(jù)轉(zhuǎn)換器、RF分發(fā)、功率調(diào)節(jié)和時(shí)鐘，以提供一個(gè)16通道、S頻段的直接采樣解決方案。

新發(fā)布的高速轉(zhuǎn)換器在單芯片上集成了ADC、DAC和數(shù)字信號(hào)算法模塊。圖1所示的MxFE?四通道16位、12 GSPS RF DAC和四通道12位、4 GSPS RF ADC即是一個(gè)示例，包含4個(gè)ADC、4個(gè)DAC、多個(gè)數(shù)字上/下變頻器，以及數(shù)控振蕩器(NCO)和有限脈沖響應(yīng)(FIR)數(shù)字濾波器。DAC的采樣速率為12 GSPS，ADC的采樣速率為4 GSPS。模 擬帶寬在S頻段內(nèi)提供直接采樣和波形生成，并進(jìn)入低C頻段。

圖 1. AD9081 功能性說(shuō)明。

轉(zhuǎn)換器處理更廣泛的RF頻譜波段并嵌入片內(nèi)DSP功能，使用戶能夠配置可編程的濾波器和數(shù)字上轉(zhuǎn)換和下轉(zhuǎn)換模塊，以滿足特定的射頻信號(hào)帶寬要求。與在FPGA中執(zhí)行這些功能的架構(gòu)相比，在專(zhuān)用芯片中實(shí)施嵌入式處理可以大幅降低功率。釋放寶貴的FPGA資源使得設(shè)計(jì)人員能夠更經(jīng)濟(jì)高效地使用FPGA，或者將FPGA資源分配給更高級(jí)別的系統(tǒng)應(yīng)用處理。

這款16通道、直接RF采樣開(kāi)發(fā)平臺(tái)如圖2所示，其框圖如圖3所示。為了說(shuō)明其命名約定：我們將集成式轉(zhuǎn)換器命名為混合信號(hào)前端(MxFE)，將包含4個(gè)MxFE的16通道板命名為四MxFE。4個(gè)MxFE每個(gè)包含4個(gè)DAC和4個(gè)ADC，所以共有16個(gè)發(fā)射通道和16個(gè)接收通道。

圖 2. 16 通道、直接 RF 采樣開(kāi)發(fā)平臺(tái)（四 MxFE ）。

圖 3. 四 MxFE 框圖。

RF部分包含巴倫、放大器和濾波器，可以簡(jiǎn)化RF接口。收發(fā)器通道上包含一個(gè)低通濾波器，用于抑制DAC鏡像，DAC輸出端則一般具有一個(gè)增益模塊。接收器通道上包含兩個(gè)增益和增益控制，以及用于進(jìn)行二階奈奎斯特采樣的帶通濾波器。濾波器采用Mini-Circuits的1206濾波器尺寸，所以用戶能夠通過(guò)替換濾波器來(lái)適配不同應(yīng)用。

通道間隔為每個(gè)發(fā)射器/接收器對(duì)600mils，支持X頻段、半波長(zhǎng)、單極元素格點(diǎn)間距。采用這種尺寸時(shí)，設(shè)計(jì)顯示每個(gè)單元數(shù)字波束形成系統(tǒng)可兼容高達(dá)X頻段的頻率。在四MxFE直接生成S頻段的情況下，可以額外添加單個(gè)RF混頻器，以實(shí)現(xiàn)X頻段頻率操作。

其中包含時(shí)鐘電路，且所有時(shí)鐘都使用相同的基準(zhǔn)頻率。每個(gè)轉(zhuǎn)換器的PLL于參考頻率鎖相，并提供 AD9081 時(shí)鐘輸入。包含測(cè) 試點(diǎn)注入選項(xiàng)，以評(píng)估備用轉(zhuǎn)換器時(shí)鐘源。數(shù)字時(shí)鐘也使用相同的基準(zhǔn)頻率。一個(gè)時(shí)鐘芯片為AD9081提供SYSREF信號(hào)用于進(jìn)行同步，為FPGA提供所需的時(shí)鐘信號(hào)，并提供為AD9081提供參考頻率的選項(xiàng)，以使用AD9081的內(nèi)部PLL。

功率分配和穩(wěn)壓如圖4所示。所需的所有電壓都源自單個(gè)12 V輸入。功率分配設(shè)計(jì)包含開(kāi)關(guān)穩(wěn)壓器組合，其后增加低噪聲線性穩(wěn)壓器，用于提供對(duì)噪聲敏感的模擬電壓。

圖 4. 四 MxFE 功率分配。

已開(kāi)發(fā)的軟件、固件和FPGA代碼，實(shí)現(xiàn)了通過(guò)更高級(jí)的處理語(yǔ)言來(lái)實(shí)現(xiàn)平臺(tái)控制。MATLAB®腳本和GUI使系統(tǒng)工程師能夠開(kāi)發(fā)出可以在MATLAB環(huán)境中直接與硬件連接的模型。MATLAB接口支持直接在硬件中評(píng)估用戶自定義波形。接收數(shù)據(jù)捕獲接口支持用戶特定的接收數(shù)據(jù)處理。

軟件和固件都是開(kāi)源的，與基于我們新的收發(fā)器或轉(zhuǎn)換器的其他ADI模塊類(lèi)似。

四MxFE RF至位開(kāi)發(fā)平臺(tái)幫助實(shí)現(xiàn)了通用原型制作環(huán)境。其功能包括：

• 跨多個(gè)轉(zhuǎn)換器IC和板的多通道同步的開(kāi)發(fā)平臺(tái)。

• 在客戶之前通過(guò)評(píng)估板環(huán)境驗(yàn)證多通道性能，而不是以同時(shí)測(cè)試多個(gè)通道為唯一目的來(lái)開(kāi)發(fā)量產(chǎn)設(shè)計(jì)。

• 高度集成和功能，支持同時(shí)實(shí)施軟件開(kāi)發(fā)和硬件生產(chǎn)。

• 與高速轉(zhuǎn)換器相關(guān)、包含所有電路的整個(gè)參考設(shè)計(jì)，包括RFI/O、時(shí)鐘和同步電路、功率分配、高速數(shù)字I/O路由。

這些功能組合可以消除多通道RF系統(tǒng)產(chǎn)品開(kāi)發(fā)中的原型制作步驟，使RF工程師可以利用現(xiàn)有實(shí)現(xiàn)，集中精力開(kāi)發(fā)系統(tǒng)解決方案。RF到數(shù)據(jù)開(kāi)發(fā)平臺(tái)最初計(jì)劃用于支持相控陣開(kāi)發(fā)。但是，其通用性使其能夠用于多通道RF系統(tǒng)，例如雷達(dá)、EW、5G和儀器儀表應(yīng)用。由此開(kāi)發(fā)出單硬件、多應(yīng)用平臺(tái)，可以提供真正由軟件定義的多通道環(huán)境。