一種應(yīng)用于UHF RFID無(wú)源標(biāo)簽芯片的單柵存儲(chǔ)器

引言

隨著自動(dòng)化產(chǎn)業(yè)朝著高速與實(shí)時(shí)識(shí)別方向的發(fā)展,實(shí)現(xiàn)連續(xù)識(shí)別和監(jiān)測(cè)，都要求進(jìn)一步提高精度水平，這種實(shí)時(shí)識(shí)別通常被稱(chēng)為環(huán)境智能。實(shí)現(xiàn)這一可行概念的技術(shù)之一被稱(chēng)為射頻識(shí)別(RFID)。它是一種非接觸式的自動(dòng)識(shí)別技術(shù)，通過(guò)射頻信號(hào)自動(dòng)識(shí)別目標(biāo)對(duì)象并獲取相關(guān)數(shù)據(jù)，無(wú)須人工干預(yù)，可工作于各種惡劣環(huán)境。RFID技術(shù)可識(shí)別高速運(yùn)動(dòng)物體，并可同時(shí)識(shí)別多個(gè)標(biāo)簽，因而操作快捷方便。

無(wú)源超高頻射頻識(shí)別UHF RFID技術(shù)以其遠(yuǎn)距離、高速度和低成本已經(jīng)成為RFID技術(shù)的研究熱點(diǎn)。RFID技術(shù)與互聯(lián)網(wǎng)、通訊等技術(shù)相結(jié)合，可實(shí)現(xiàn)全球范圍內(nèi)的物品跟蹤與信息共享。而將RFID技術(shù)應(yīng)用于物流、制造、公共信息服務(wù)等行業(yè),可大幅提高管理與運(yùn)作效率，降低成本。

非易失性存儲(chǔ)器是RFID標(biāo)簽中必不可少的一部分,可用來(lái)永久保存數(shù)據(jù)信息，比如芯片序列號(hào)、安全信息、產(chǎn)品編碼、處理器指令等。目前，幾種通常使用的非易失性存儲(chǔ)器主要有EPROM,EEPROM和FLASH MEMORY。另外，還有鐵電存儲(chǔ)器Fe-RAM、磁性隨機(jī)存儲(chǔ)器MRAM和相變存儲(chǔ)器OUM,它們都不能與標(biāo)準(zhǔn)的CMOS工藝兼容，需要額外的特殊工藝制造，因而大大地提高了RFID標(biāo)簽的制造成本。而目前制約RFID技術(shù)推廣的主要瓶頸就是成本較高,各大生產(chǎn)廠商都在努力降低RFID標(biāo)簽芯片的制造成本，以進(jìn)一步擴(kuò)大RFID技術(shù)的市場(chǎng)，而上述存儲(chǔ)器都不適用于RFID標(biāo)簽，這也在一定程序上影響了RFID標(biāo)簽的推廣應(yīng)用。

本文提出了一種適用于UHFRFID無(wú)源標(biāo)簽芯片的單柵存儲(chǔ)器，該存儲(chǔ)器的最大優(yōu)點(diǎn)是可與標(biāo)準(zhǔn)CMOS工藝兼容，不需要額外的掩膜來(lái)制造薄氧，因而降低了RFID標(biāo)簽的成本。

1  存儲(chǔ)器單元結(jié)構(gòu)

本文提出的存儲(chǔ)器單元結(jié)構(gòu)如圖1所示。整個(gè)存儲(chǔ)器單元采用差分結(jié)構(gòu)，由兩個(gè)完全相同的模塊(A和B)組成。每個(gè)模塊包含4個(gè)晶體管:擦除晶體管AME(BME)、編程晶體管AMP(BMP)、耦合晶體管AMC(BMC)與譯碼晶體管AMD(BMD)。其中，耦合晶體管的尺寸遠(yuǎn)大于編程晶體管與擦除晶體管的尺寸。每個(gè)模塊中，擦除晶體管的源極、漏極與襯底連接在一起，作為擦除端子AER(BER)；編程晶體管的源極作為編程端子APR(BPR)；耦合晶體管的源極、漏極與襯底連接在一起作為耦合端子ACO(BCO)；譯碼晶體管的柵極作為譯碼端子ADE(BDE)。將兩個(gè)模塊的擦除端子、編程端子、譯碼端子相應(yīng)的接在一起，可分別作為存儲(chǔ)單元的擦除端子ER、編程端子PR、譯碼端子DE。每個(gè)模塊中，將擦除晶體管、編程晶體管與耦合晶體管的柵極接在一起，可以作為浮柵。

2  工作原理及過(guò)程

這里先分析單端模塊的工作原理,現(xiàn)以圖1中的模塊A為例。由于柵極懸空，與地端沒(méi)有任何直流通路，故而形成了EEPROM存儲(chǔ)單元的等效浮柵結(jié)構(gòu)E,且不需要額外的浮柵工藝。擦除晶體管與耦合晶體管均連接成電容形式，因此，模塊A可等效為圖2所示的結(jié)構(gòu)。電容AC2遠(yuǎn)大于電容AC1及編程晶體管的柵極寄生電容。

對(duì)模塊A進(jìn)行編程操作時(shí),耦合端子與擦除端子接高壓VCC,即等效電容AC1與電容AC2并聯(lián)，編程端子接地。根據(jù)電容分壓原理,此時(shí)電壓大部分降在浮柵與編程晶體管源極，當(dāng)這部分電壓大到使之發(fā)生Fowler-Nordheim(FN)隧穿時(shí),電子開(kāi)始注入到浮柵上，且隨著這個(gè)過(guò)程的發(fā)生，浮柵上的電勢(shì)逐漸下降,并引起編程晶體管柵源電壓下降，當(dāng)這個(gè)電壓降到低于FN隧穿需要的最小值時(shí)，隧穿停止，編程結(jié)束。

對(duì)模塊A進(jìn)行擦除操作時(shí)，擦除端子接高壓Ve,耦合端子與編程端子接地，即等效電容AC2與編程晶體管柵源寄生電容并聯(lián)，根據(jù)電容分壓原理，此時(shí)，電壓大部分降在擦除端子與浮柵兩端，當(dāng)這部分電壓大到使之發(fā)生FN隧穿時(shí)，電子開(kāi)始由浮柵FN隧穿泄放掉，且隨著這個(gè)過(guò)程的發(fā)生，浮柵上的電勢(shì)逐漸上升，并引起擦除晶體管兩端電壓下降，當(dāng)這個(gè)電壓降到低于FN隧穿需要的最小值時(shí)，隧穿停止，擦除結(jié)束。

存儲(chǔ)單元的讀取操作不需要高電壓，擦除端子ER與耦合的端子ACO、BCO均接零電壓。此時(shí)，編程晶體管AMP與BMP均作為讀出晶體管使用，以讀取存儲(chǔ)在兩側(cè)浮柵上的信息。編程端子PR加Vm的電壓，譯碼端子DE加零電壓，從而使譯碼晶體管ADE與BDE開(kāi)啟。存儲(chǔ)單元只被寫(xiě)入兩種數(shù)據(jù)：“0"和“1"。

在進(jìn)行寫(xiě)“0”操作后,浮柵A0上存有電子，浮柵B0上沒(méi)有存儲(chǔ)電子，此時(shí)進(jìn)行讀取操作，則編程晶體管AMP導(dǎo)通，編程晶體管BMP截止,流過(guò)譯碼晶體管ADE的電流I₁大于0,流過(guò)譯碼晶體管B30的電流I₂為0,讀出數(shù)據(jù)為“0”。如果寫(xiě)“0”操作沒(méi)有完全結(jié)束就撤掉施加的電壓，則可能發(fā)生以下兩種情況之一,或者兩者都發(fā)生:一是模塊A的編程沒(méi)有完全結(jié)束,這將導(dǎo)致讀取操作時(shí)，流過(guò)譯碼晶體管A30的電流I₁沒(méi)有達(dá)到最大值;二是模塊B的擦除沒(méi)有完全結(jié)束，這將導(dǎo)致讀取操作時(shí)，流過(guò)譯碼晶體管B30的電流I₂不為0。在這兩種情形中，如果I₁大于I₂,I₁與I₂之差不小于I₀,此時(shí)仍可讀出數(shù)據(jù)的具體值由外圍靈敏放大器的靈敏度決定。

當(dāng)進(jìn)行寫(xiě)“1”操作后，浮柵A0上沒(méi)有存儲(chǔ)電子,浮柵B0上存有電子，此時(shí)進(jìn)行讀取操作，則編程晶體管AMP截止，編程晶體管BMP導(dǎo)通，流過(guò)譯碼晶體管ADE電流L為0,流過(guò)譯碼晶體管BDE的電流L大于0,讀出數(shù)據(jù)為“1”。如果寫(xiě)“1”操作沒(méi)有完全結(jié)束就撤掉施加的電壓,則可能發(fā)生以下兩種情況之一,或者兩者都發(fā)生:一是模塊A的擦除沒(méi)有完全結(jié)束,這將導(dǎo)致讀取操作時(shí)，流過(guò)譯碼晶體管ADE的電流1₃不為0;二是模塊B的編程沒(méi)有完全結(jié)束，這將導(dǎo)致讀取操作時(shí)，流過(guò)譯碼晶體管BDE的電流L沒(méi)有達(dá)到最大值。在這兩種情形中，如果L大于L,L與L之差不小于I。，此時(shí)仍可讀出數(shù)據(jù)“1”。

從讀取操作可以看出，差分結(jié)構(gòu)的存儲(chǔ)單元比較的是兩個(gè)模塊輸出的電流之差，而不是絕對(duì)值，這樣可以允許從兩個(gè)浮柵讀出的數(shù)據(jù)在一定范圍內(nèi)波動(dòng)，因而具有抗干擾性的優(yōu)點(diǎn)。同時(shí)，兩個(gè)模塊的編程及擦除都是通過(guò)FN隧穿起作用的，F(xiàn)N隧穿所需要的電壓低于熱電子注入所需要的電壓，而后者正是目前使用較廣的快閃存儲(chǔ)器的編程原理。所以，此存儲(chǔ)單元的功耗較低，這也正是無(wú)源UHF RFID標(biāo)簽對(duì)存儲(chǔ)器的特別要求。

此結(jié)構(gòu)的缺點(diǎn)是單元面積較大，因此，該存儲(chǔ)器只適用于不需要較大容量的RFID標(biāo)簽。

3  結(jié)論

隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展,RFID標(biāo)簽的應(yīng)用也將更加廣泛,如何降低標(biāo)簽的成本，成為亟需解決的問(wèn)題。常見(jiàn)的EEPROM結(jié)構(gòu)與標(biāo)準(zhǔn)CMOS工藝不兼容是目前制約其成本的主要因素之一。而本文提出的單柵存儲(chǔ)器結(jié)構(gòu)，正好符合這種要求，同時(shí)具有低成本、低功耗、抗干擾等優(yōu)點(diǎn)。