【世說(shuō)設(shè)計(jì)】屬于工程師的藝術(shù)——無(wú)緩沖ADC設(shè)計(jì)！

時(shí)間：2021-09-24 15:58:10

關(guān)鍵字： ADC 工程師 C設(shè)計(jì)

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]您有沒(méi)有檢查過(guò)網(wǎng)絡(luò)上有多少條關(guān)于“ADC緩沖器設(shè)計(jì)”的內(nèi)容？答案是超過(guò)400萬(wàn)條，在如此多的參考文獻(xiàn)中很難找到我們需要的內(nèi)容。對(duì)于大多數(shù)模擬和混合信號(hào)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)工程師來(lái)說(shuō)，這可能不是很意外，因?yàn)樵O(shè)計(jì)無(wú)緩沖模數(shù)轉(zhuǎn)換器(ADC)的外部前端需要有耐心和大量建議。它常常被視為一種藝...

您有沒(méi)有檢查過(guò)網(wǎng)絡(luò)上有多少條關(guān)于“ADC緩沖器設(shè)計(jì)”的內(nèi)容？答案是超過(guò)400萬(wàn)條，在如此多的參考文獻(xiàn)中很難找到我們需要的內(nèi)容。對(duì)于大多數(shù)模擬和混合信號(hào)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)工程師來(lái)說(shuō)，這可能不是很意外，因?yàn)樵O(shè)計(jì)無(wú)緩沖模數(shù)轉(zhuǎn)換器(ADC)的外部前端需要有耐心和大量建議。它常常被視為一種藝術(shù)形式，是經(jīng)過(guò)多年摸索掌握其竅門(mén)的古怪大師的保留地。對(duì)于沒(méi)有經(jīng)驗(yàn)的人來(lái)說(shuō)，這是一個(gè)令人沮喪的反復(fù)嘗試過(guò)程。大多數(shù)時(shí)候，由于相互關(guān)聯(lián)的規(guī)格要求很多，迫使設(shè)計(jì)人員不得不進(jìn)行很多權(quán)衡（和評(píng)估）才能達(dá)到最佳效果。

【世說(shuō)設(shè)計(jì)】屬于工程師的藝術(shù)——無(wú)緩沖ADC設(shè)計(jì)！

1挑戰(zhàn)放大器級(jí)的設(shè)計(jì)由兩個(gè)彼此相關(guān)的不同級(jí)組成，因此問(wèn)題變得難以在數(shù)學(xué)上建模，特別是因?yàn)橛蟹蔷€性因素與這兩級(jí)相關(guān)。第一步是選擇用來(lái)緩沖傳感器輸出并驅(qū)動(dòng)ADC輸入的放大器。第二步是設(shè)計(jì)一個(gè)低通濾波器以降低輸入帶寬，從而最大限度地減少帶外噪聲。

理想的放大器是提供剛剛好的帶寬以正確緩沖傳感器或變送器產(chǎn)生的信號(hào)，而不會(huì)增加額外噪聲，并且功耗為零，但實(shí)際放大器與此相距甚遠(yuǎn)。在大多數(shù)情況下，放大器規(guī)格將決定整體系統(tǒng)性能，尤其是在噪聲、失真和功耗方面。為了更好地弄清楚問(wèn)題，第一步是了解離散時(shí)間ADC的工作原理。

離散時(shí)間ADC獲得連續(xù)時(shí)間模擬信號(hào)的樣本，然后將其轉(zhuǎn)換為數(shù)字碼。當(dāng)信號(hào)被采樣時(shí)，根據(jù)模擬轉(zhuǎn)換器的類型，同一固有問(wèn)題有兩種不同的情況。

SARADC集成一個(gè)采樣保持器，其基本上由一個(gè)開(kāi)關(guān)和一個(gè)電容組成，作用是保持模擬信號(hào)直到轉(zhuǎn)換完成，如圖1所示。

圖1. 采樣保持電路圖

離散時(shí)間∑-?ADC或過(guò)采樣轉(zhuǎn)換器實(shí)現(xiàn)了類似的輸入級(jí)，即具有一定內(nèi)部電容的輸入開(kāi)關(guān)?！??ADC的采樣機(jī)制略有不同，但采樣輸入架構(gòu)類似，使用開(kāi)關(guān)和電容來(lái)保持模擬輸入信號(hào)的副本。

在這兩種情況下，開(kāi)關(guān)都是用CMOS工藝實(shí)現(xiàn)，閉合時(shí)電阻為非零值，通常為幾歐姆。此串聯(lián)電阻與采樣電容（pF級(jí)）的組合，意味著ADC輸入帶寬常常非常大，在許多情況下要遠(yuǎn)大于ADC采樣頻率。

2帶寬問(wèn)題對(duì)轉(zhuǎn)換器來(lái)說(shuō)，輸入信號(hào)帶寬是一個(gè)問(wèn)題。在采樣理論中，我們知道高于奈奎斯特頻率（ADC采樣頻率的一半）的頻率信號(hào)應(yīng)被移除，否則這些頻率信號(hào)將在目標(biāo)頻帶中產(chǎn)生鏡像或混疊。通常，噪聲頻譜中有相當(dāng)一部分功率存在于ADC奈奎斯特頻率以上的頻帶中。如果不處理這種噪聲，它將混疊到奈奎斯特頻率以下，增加本底噪聲（如圖2所示），使系統(tǒng)的動(dòng)態(tài)范圍明顯降低。

圖2. 奈奎斯特折疊鏡像

ADC輸入信號(hào)帶寬，以及緩沖器輸出帶寬，是第一個(gè)要解決的問(wèn)題。為確保噪聲不會(huì)向下混疊，必須限制ADC輸入信號(hào)的帶寬。這不是一個(gè)小問(wèn)題。

通常，放大器的選擇是基于大信號(hào)帶寬（即壓擺率）和增益帶寬積的規(guī)格，以便應(yīng)對(duì)輸入信號(hào)的極端情況，這決定了ADC可以跟蹤的最快變化的信號(hào)。

然而，放大器的有效噪聲帶寬等于小信號(hào)帶寬（通常針對(duì)小于10mVp-p的信號(hào)而考慮），這常常比大信號(hào)帶寬高出至少四到五倍。

換句話說(shuō)，如果大信號(hào)規(guī)格是針對(duì)500kHz而選擇，那么小信號(hào)帶寬很容易就能達(dá)到2MHz或3MHz，這可能會(huì)導(dǎo)致ADC采集到大量噪聲。因此，在將模擬信號(hào)輸入ADC之前，應(yīng)在外部限制小信號(hào)帶寬，否則測(cè)得的噪聲將是ADC數(shù)據(jù)手冊(cè)規(guī)格的三到四倍。

圖3. 同相放大器配置

表1. 放大器折合到輸出端的噪聲，RTO

記住，放大器產(chǎn)生的熱噪聲取決于放大器增益和總系統(tǒng)帶寬。電路示例如圖3所示，噪聲源總結(jié)在表1中，其中：

T為溫度（單位為K），k為玻爾茲曼常數(shù)(1.38×1023 J/K),

電阻值單位為Ω，

BW指小信號(hào)帶寬。

以上公式表明，在ADC輸入引腳之前增加一個(gè)具有足夠衰減性能的低通濾波器以使采樣噪聲最小是很重要的，因?yàn)樵肼暸c帶寬的平方根成比例。通常，采用分立電阻和電容實(shí)現(xiàn)截止頻率足夠低的一階低通濾波器可消除大部分寬帶噪聲。一階低通濾波器還有一個(gè)額外的好處，即降低目標(biāo)頻帶之外的任何其他較大信號(hào)的幅度，防止其被ADC采樣而可能產(chǎn)生混疊。

但是，這還沒(méi)完。ADC內(nèi)部開(kāi)關(guān)電阻和電容定義了模擬輸入帶寬，但由于輸入信號(hào)的變化，會(huì)產(chǎn)生時(shí)域充放電循環(huán)。每次開(kāi)關(guān)（連接到采樣ADC電容的外部電路）閉合時(shí)，內(nèi)部電容電壓可能與先前儲(chǔ)存在采樣電容上的電壓不同。

3何為反沖問(wèn)題？下面是一個(gè)經(jīng)典的模擬問(wèn)題：“若有兩個(gè)并聯(lián)電容連接到一個(gè)開(kāi)關(guān)，開(kāi)關(guān)斷開(kāi)時(shí)，一個(gè)電容儲(chǔ)存了一些能量，那么當(dāng)開(kāi)關(guān)閉合時(shí)，兩個(gè)電容會(huì)發(fā)生什么？”

答案取決于充電電容儲(chǔ)存的能量和電容之間的比率。例如，如果兩個(gè)電容具有相同的值，則能量將在它們之間均分，電容端子間測(cè)得的電壓將減半，如圖4所示。

圖4. 充電（左）和未充電（右）的電容

這就是反沖問(wèn)題。一些ADC會(huì)執(zhí)行內(nèi)部校準(zhǔn)以補(bǔ)償內(nèi)部誤差，這稱為自穩(wěn)零校準(zhǔn)。這些程序會(huì)使采樣電容電壓接近供電軌或另一電壓，例如基準(zhǔn)電壓的一半。

這意味著放大器緩沖的外部信號(hào)和采樣電容（其必須保存模擬值以便獲取新樣本）常常不是處于相同的電位（電壓）。因此，采樣電容必須充電或放電，以使其與緩沖器輸出具有相同的電位。此過(guò)程所需的能量將來(lái)自外部電容（低通RC濾波器中的電容）和外部緩沖器。這種電荷再分配和電壓的建立將需要一定的時(shí)間，在此期間電路中各點(diǎn)處的電壓將受到干擾，如圖1所示。再分配的電荷量可能很大，相當(dāng)于電流流入或流出放大器并流入電容。

結(jié)果是放大器應(yīng)當(dāng)能夠在非常有限的時(shí)間內(nèi)對(duì)低通濾波器的外部電容和ADC的采樣電容進(jìn)行充電/放電，低通濾波電阻則會(huì)用作限流器。

更具體地說(shuō)，放大器應(yīng)當(dāng)能夠在給定誤差范圍內(nèi)從采樣電容和外部源對(duì)電容充電/放電。外部低通濾波器的截止頻率應(yīng)該比目標(biāo)頻帶略高一點(diǎn)，由濾波器的時(shí)間常數(shù)、ADC的位數(shù)以及樣本之間的最差情況轉(zhuǎn)換（即我們應(yīng)當(dāng)能夠準(zhǔn)確測(cè)量的最差輸入階躍）來(lái)定義。

4如何解決反沖問(wèn)題？解決該問(wèn)題的較簡(jiǎn)單方法是選擇具有足夠壓擺率、帶寬增益積、開(kāi)環(huán)增益和CMRR的放大器，并將您在市場(chǎng)上能夠找到的最大電容放在輸出端，而電阻足夠小，以滿足低通濾波器帶寬要求。

由于電容非常大，反沖問(wèn)題將可以忽略不計(jì)，帶寬受低通濾波器限制，所以問(wèn)題得以解決，對(duì)嗎？

很遺憾，上面的解決方案不會(huì)奏效，但如果您很好奇，想嘗試上述解決方案，那么您會(huì)發(fā)現(xiàn)兩點(diǎn)：電容將像煉乳容器那么大，放大器不喜歡輸出端有虛部阻抗。

放大器的性能取決于放大器看到的虛部阻抗。在這種情況下，低通濾波器的缺點(diǎn)是THD和建立時(shí)間性能降低。建立時(shí)間的增加將導(dǎo)致放大器無(wú)法對(duì)電容充電，使得ADC采樣的電壓不是正確的最終電壓。這將加劇ADC輸出的非線性。

為了更好地闡述上面的觀點(diǎn)，圖5顯示了放大器驅(qū)動(dòng)不同阻性負(fù)載的性能差異。圖6顯示了容性負(fù)載引起的小信號(hào)過(guò)沖，這會(huì)影響建立時(shí)間和線性度。

圖5. AD4896-2 THD性能與負(fù)載的關(guān)系

圖6. ADA4896-2的小信號(hào)傳輸響應(yīng)與負(fù)載的關(guān)系

為了最大限度地解決這個(gè)問(wèn)題，放大器輸出應(yīng)通過(guò)低通濾波器的串聯(lián)電阻與外部電容隔離。電阻應(yīng)足夠大，以保證緩沖器不會(huì)看到虛部阻抗，但又足夠小，以滿足所需的輸入系統(tǒng)帶寬，并使緩沖器流出的電流在電阻上引起的IR壓降最?。ǚ糯笃骺赡軣o(wú)法足夠快地使這種電壓降穩(wěn)定下來(lái)）。同時(shí)，電阻應(yīng)支持外部電容減小到足夠小的值，以最小化反沖而不影響建立時(shí)間。

幸運(yùn)的是，有一些工具可以讓我們預(yù)測(cè)ADC、放大器和濾波器的組合性能，比如說(shuō)精密ADC驅(qū)動(dòng)器工具。此工具可以對(duì)反沖、噪聲和失真性能進(jìn)行仿真，如圖7所示。

圖7. 精密ADC驅(qū)動(dòng)器工具的各種仿真

5低通濾波器的經(jīng)驗(yàn)法則通常，一階低通濾波器出現(xiàn)在許多建議中，但為什么沒(méi)有人使用更高階濾波器？除非應(yīng)用明確要求消除輸入信號(hào)中較大的帶外干擾或諧波，否則增加濾波器階數(shù)將給系統(tǒng)帶來(lái)額外的復(fù)雜性。一般來(lái)說(shuō)，折衷方案是讓小信號(hào)帶寬略高于需求，這會(huì)影響噪聲，但好處是能夠輕松驅(qū)動(dòng)ADC輸入級(jí)，并能降低功耗和成本。

6減輕負(fù)擔(dān)我們之前提到，放大器不喜歡虛部阻抗和/或提供大電流，但這不可避免，因?yàn)樘摬孔杩故请娙輲?lái)的，而電容能解決反沖問(wèn)題。

改善這種情況的唯一辦法是減少反沖。這種解決方案已被最新的ADI轉(zhuǎn)換器采用，例如AD7768和AD4000。

由于轉(zhuǎn)換器架構(gòu)不同，每種器件采用的解決方案也不同。AD4000SARADC可在低于模擬輸入范圍的電源下工作。采用的解決方案稱為高阻模式，僅適用于100kHz以下的采樣頻率。

在AD7768中，電源等于或高于模擬輸入范圍。AD7768采用的解決方案稱為預(yù)充電緩沖器，與高阻模式相反，其工作頻率最高可達(dá)ADC最大采樣頻率。

兩種解決方案均基于相同的工作原理，驅(qū)動(dòng)ADC的主要困難是電容電荷再分配。換句話說(shuō)，當(dāng)內(nèi)部開(kāi)關(guān)重新連接采樣電容時(shí)，輸入緩沖器和低通濾波器看到的電壓降越低，電壓反沖就越小，ADC輸入電流相應(yīng)減小。因此，驅(qū)動(dòng)ADC就越容易，建立時(shí)間也越短。濾波器電阻上的壓降降低，故交流性能得到提升。

圖8顯示了預(yù)充電緩沖器和高阻模式使能與禁用情況對(duì)輸入電流的影響。

圖8. 輸入電流

輸入電流越高，放大器帶寬也應(yīng)越高（即越快）。因此，輸入低通濾波器帶寬應(yīng)該越高，這會(huì)影響噪聲。

例如，對(duì)于以1MSPS采樣的1kHz輸入信號(hào)，使用SINAD來(lái)評(píng)估性能。在不同的濾波器截止頻率下，我們得到如圖9所示的結(jié)果。

圖9. 使用和不使用高阻模式兩種情況下

AD4003 SINAD與輸入帶寬的關(guān)系

上圖顯示，相比于完全相同的配置但高阻模式關(guān)閉，低輸入電流（高阻模式開(kāi)啟）降低了濾波器截止頻率要求和濾波器電阻的IR壓降，提升了ADC性能。

從圖9可以觀察到，通過(guò)提高輸入濾波器截止頻率，外部放大器可以更快地對(duì)采樣電容充電/放電，但代價(jià)是噪聲會(huì)提高。例如，在高阻模式開(kāi)啟時(shí)，500kHz時(shí)的采樣噪聲小于1.3MHz時(shí)的采樣噪聲。因此，SINAD在500kHZ輸入帶寬時(shí)更好。此外，低通濾波器所需的電容會(huì)減小，有助于提高放大器驅(qū)動(dòng)器的性能。

7電路設(shè)計(jì)優(yōu)勢(shì)ADI最新ADC中實(shí)現(xiàn)的這些更易于驅(qū)動(dòng)或減輕負(fù)擔(dān)的特性，對(duì)整個(gè)信號(hào)鏈都有一些重大影響。ADC設(shè)計(jì)人員將一些驅(qū)動(dòng)問(wèn)題引入ADC芯片本身的關(guān)鍵優(yōu)勢(shì)，在于該解決方案可以設(shè)計(jì)為盡可能高效地滿足ADC的信號(hào)要求，從而解決一些問(wèn)題，包括輸入帶寬和放大器穩(wěn)定性。

減小流入ADC輸入端的電流，從而減少反沖，意味著放大器要處理的電壓階躍較低，但仍然具有與標(biāo)準(zhǔn)開(kāi)關(guān)電容輸入相同的完整采樣周期。

減小給定時(shí)間內(nèi)要建立的階躍電壓，與使用較長(zhǎng)時(shí)間來(lái)建立較大階躍意義相同。凈效應(yīng)是放大器現(xiàn)在不需要如此寬的帶寬來(lái)將輸入充分建立到同一最終值。帶寬減小通常意味著放大器功耗更低。

看待這種情況還有一種方式：想象一下，通常認(rèn)為沒(méi)有足夠帶寬來(lái)使給定ADC輸入建立的放大器，現(xiàn)在能夠在使能預(yù)充電緩沖器的情況下實(shí)現(xiàn)充分建立。

ADI應(yīng)用筆記AN-1384介紹了一系列放大器在三種功耗模式下與AD7768配合使用時(shí)可實(shí)現(xiàn)的性能。此文檔介紹的放大器之一是ADA4500-2,當(dāng)不使用預(yù)充電緩沖器時(shí)，它難以在中功率模式下使AD7768的輸入建立(THD>-96dB)。但是，當(dāng)使能預(yù)充電緩沖器時(shí)，性能顯著提升到優(yōu)于-110dBTHD。

ADA4500-2是一款10MHz帶寬放大器，在給定模式下使AD7768建立所需的帶寬約為12MHz，我們看到，易驅(qū)動(dòng)特性現(xiàn)在支持使用這種較低帶寬放大器。因此，這些特性不僅使得前端緩沖電路的設(shè)計(jì)更加容易，而且還允許更自由地選擇元器件以保持在系統(tǒng)功耗或熱限值范圍內(nèi)。

流入ADC模擬輸入引腳的電流減小的第二個(gè)優(yōu)點(diǎn)，是現(xiàn)在流過(guò)串聯(lián)電阻（其用作輸入RC網(wǎng)絡(luò)的一部分）的電流減小。

對(duì)于傳統(tǒng)ADC輸入，相對(duì)較大的電流意味著只能使用小值電阻，否則會(huì)在該電阻上產(chǎn)生很大電壓降。這里的大壓降可能導(dǎo)致ADC轉(zhuǎn)換結(jié)果中出現(xiàn)增益誤差或線性誤差。

然而，使用較小電阻值也有挑戰(zhàn)。使用較小電阻實(shí)現(xiàn)相同的RC帶寬意味著要使用更大電容。但是，這種大電容與小電阻組合可能導(dǎo)致緩沖放大器不穩(wěn)定。

使用易驅(qū)動(dòng)特性時(shí)遇到的電流減小情況，意味著可以使用較大值電阻而不會(huì)影響性能，并能確保系統(tǒng)穩(wěn)定。

8電路性能優(yōu)勢(shì)考慮上文所述的電路設(shè)計(jì)優(yōu)勢(shì)，很明顯，使用這些特性還能獲得性能優(yōu)勢(shì)或進(jìn)一步改善性能的機(jī)會(huì)。

已經(jīng)提到的優(yōu)勢(shì)，即能夠利用較低帶寬放大器實(shí)現(xiàn)更好的性能，也可以用于擴(kuò)展更優(yōu)化系統(tǒng)的性能。例如，即便是已充分建立的輸入信號(hào)，當(dāng)最終建立發(fā)生時(shí)，輸入之間仍可能存在一些不匹配。因此，使能預(yù)充電緩沖器之類的特性將意味著這種最終建立會(huì)小得多，故而能夠?qū)崿F(xiàn)最高水平的THD，而以前這是不可能的。

流過(guò)RC網(wǎng)絡(luò)串聯(lián)電阻的電流減小也有利于性能。此外，不僅輸入電流顯著降低，而且它幾乎不依賴于輸入電壓。THD也能得到改善，因?yàn)檩斎雽?duì)上電阻的任何不匹配都會(huì)導(dǎo)致ADC輸入端看到較小電壓差，并且電壓降不具有信號(hào)依賴性。

較低的輸入電流對(duì)失調(diào)和增益精度也有影響。由于絕對(duì)電流減小，以及信號(hào)相關(guān)的電流變化減少，每個(gè)通道或每個(gè)電路板上的元件值變化導(dǎo)致失調(diào)和增益誤差發(fā)生較大變化的可能性也較?。ㄍ?，較低電流導(dǎo)致串聯(lián)電阻上的電壓變小）。利用預(yù)充電緩沖器可以實(shí)現(xiàn)更好的絕對(duì)失調(diào)和增益誤差規(guī)格，系統(tǒng)內(nèi)不同電路板或通道的性能也會(huì)更為一致。

在ADC采樣速率為適應(yīng)不同信號(hào)采集需求而變化的系統(tǒng)中，例如在數(shù)據(jù)采集卡中，較低電流還有另一個(gè)好處。在沒(méi)有預(yù)充電緩沖器的情況下，輸入無(wú)源元件上的電壓降隨ADC的采樣速率而變化，因?yàn)樵谳^高采樣速率下，ADC輸入電容常常會(huì)更頻繁地充電和放電。這同時(shí)適用于模擬輸入路徑和基準(zhǔn)輸入路徑，ADC將此電壓變化視為與采樣速率相關(guān)的失調(diào)和增益誤差。

但是，當(dāng)使能預(yù)充電緩沖器時(shí)，絕對(duì)電流以及相應(yīng)的絕對(duì)電壓降在開(kāi)始時(shí)會(huì)小得多，因此ADC采樣速率變化引起的電壓變化也會(huì)低得多。在最終系統(tǒng)中，這意味著當(dāng)調(diào)整采樣率時(shí)不大需要重新校準(zhǔn)系統(tǒng)失調(diào)和增益誤差，并且失調(diào)和增益誤差對(duì)ADC采樣速率的變化不那么敏感。

9成本優(yōu)勢(shì)易使用特性的主要優(yōu)點(diǎn)之一與總成本有關(guān)。各方面的設(shè)計(jì)和性能優(yōu)勢(shì)導(dǎo)致開(kāi)發(fā)成本和運(yùn)行成本有可能降低。

更簡(jiǎn)單的設(shè)計(jì)意味著設(shè)計(jì)工作量減少，完成第一個(gè)原型的時(shí)間更快。
原型設(shè)計(jì)一次成功的機(jī)率更大。
易驅(qū)動(dòng)特性支持更低的帶寬，因而可以使用較低成本的放大器。
失調(diào)和增益優(yōu)勢(shì)可以減少工廠校準(zhǔn)。
性能改進(jìn)可以減少現(xiàn)場(chǎng)校準(zhǔn)或按需校準(zhǔn)，從而減少停機(jī)時(shí)間和/或提高產(chǎn)量。

10使用AD7768-1的實(shí)例表2顯示了A-1384應(yīng)用筆記中的一些測(cè)量數(shù)據(jù)，此數(shù)據(jù)有助于設(shè)計(jì)人員選擇合適的放大器來(lái)驅(qū)動(dòng)AD7768-1。ADC表格中的例子說(shuō)明，當(dāng)使能預(yù)充電特性時(shí)，改善幅度相當(dāng)明顯。具體來(lái)說(shuō)，THD的改善是上面提到的減輕ADC加之于驅(qū)動(dòng)電路的負(fù)擔(dān)的綜合效應(yīng)的結(jié)果。例如，當(dāng)使能預(yù)充電緩沖器時(shí)，采用 ADA4945-1放大器的配置使THD提高4dB。類似地，ADA4807-2電路使THD增加18dB。這些例子表明：高性能的放大器，當(dāng)與ADI的許多最新ADC提供的易驅(qū)動(dòng)特性結(jié)合時(shí)，可以實(shí)現(xiàn)一流的性能水平。

表2. 使用不同放大器的AD7768-1性能

結(jié) 論

由于轉(zhuǎn)換器的反沖和帶寬要求，設(shè)計(jì)一個(gè)驅(qū)動(dòng)無(wú)緩沖ADC的電路并非易事，需要適當(dāng)?shù)姆椒ê驼壑钥紤]。很多時(shí)候，所需電路將決定整體系統(tǒng)的THD、SNR和功耗等方面的性能。ADI采用SAR和∑-?技術(shù)的最新精密轉(zhuǎn)換器集成了一系列特性，可最大限度地減小轉(zhuǎn)換器輸入電流。這將使反沖最小，大大減少并簡(jiǎn)化外部電路，實(shí)現(xiàn)以前無(wú)法實(shí)現(xiàn)的規(guī)格數(shù)值。SAR和∑-?技術(shù)因而更易于使用，工程時(shí)間得以縮短，系統(tǒng)特性得到改善。

原文轉(zhuǎn)自亞德諾半導(dǎo)體