信號完整性仿真軟件

針對目前高速電路發(fā)展帶來的信號完整性問題，在分析信號完整性要求的基礎上，借助HyperLynx仿真軟件，通過器件IBIS模型，對基于EP2C8和TMS320F2812組成的系統(tǒng)進行信號完整性分析和仿真。基于反射原理來介紹減少反射的端接方法，利用大量的板前和板后仿真對設計方案進行反復驗證。研究結果表明，HyperLynx可以解決該系統(tǒng)信號完整性方面存在的諸多問題，仿真結果給實際工程提供了借鑒。

隨著高速電路的不斷發(fā)展，時鐘頻率早已進入吉赫茲時代，電路板尺寸的減小、設備集成度的提高，使得信號完整性問題變得越來越重要。當時鐘頻率超過100 MHz時，如果不滿足系統(tǒng)的信號完整性要求，可能導致系統(tǒng)工作不穩(wěn)定，同時也會帶來EMC問題。隨著FPGA和DSP處理速度的提高，帶來的信號完整性問題日益嚴重，這需要電子工程師重點考慮。

目前，有很大一部分文章從理論上分析信號完整性，而從實際應用方面分析的文章較少?；诖?，本文主要研究通過對EP2C8和TMS320F2 812組成的系統(tǒng)所涉及的仿真問題進行了分析和研究，通過對關鍵信號線的仿真來分析系統(tǒng)的信號完整性。

1 HyperLynx軟件

HyperLynx是Mentor Graphics公司推出的高速仿真工具，從內容上可分為信號完整性仿真(SI)、電源完整性仿真(PI)和電磁兼容性仿真(EMC);從結構上可分為板前仿真(LineSim)和板后仿真(BoardSim)。為了保證PCB設計的成功率，在設計前遵守一些良好的設計規(guī)則很重要。HyperLynx軟件則提供了一個驗證設計方法和檢測PCB性能的環(huán)境，這將會提高工作效率。

2 面向系統(tǒng)的信號完整性仿真分析

2.1 系統(tǒng)構成和關鍵信號

由于系統(tǒng)信號線眾多，如果全部對它們進行仿真，將會花費很大的時間，只需對茨鍵信號仿真。根據(jù)器件上升沿、工作頻率、走線長度、時鐘信號等作為劃分關鍵信號的條件。明確了高速信號有TMS320F2812和EP2C8的通信端口、時鐘網(wǎng)絡、EP2C8數(shù)據(jù)接收端等。這些高速信號易受干擾同時又容易干擾其他網(wǎng)絡，需要著重考慮這些信號線的設計。通過HyperLynx的仿真可以優(yōu)化這些走線，找到合適的設計方法。

2.2 系統(tǒng)板層設計

在對系統(tǒng)仿真前，需要確定PCB疊層數(shù)、走線特性阻抗等，這是系統(tǒng)進行信號完整性仿真的基礎。

3 LineSim仿真

LineSim可以在布局布線前對所設計的方案進行仿真，將仿真的結果作為實際布線的約束條件，在初期預測和消除信號完整性問題。

3.1 高速信號線端接仿真

信號反射的原因是信號沿導線傳播所受到的瞬態(tài)阻抗發(fā)生變化時，則一部分信號將被反射，另一部分發(fā)生失真并繼續(xù)傳播下去，這將導致波形的邊沿處發(fā)生振鈴現(xiàn)象。一般要求過沖幅值限定在150 mV左右，否則會造成EMC問題。典型的端接方式包括：源端串聯(lián)端接;遠端并聯(lián)端接;遠端戴維南端接;遠端RC端接。其中源端串聯(lián)端接使用器件少并且效果好，因此該系統(tǒng)采用源端串聯(lián)端接方案。

由于EP2C8采用20 MHz獨立的有源時鐘，因此在仿真時只需考慮EP2C8的CLK。若將有源晶振的輸出直接和EP2C8相連，則LineSim仿真的結果如圖3(a)所示，信號邊沿處有振鈴現(xiàn)象，電壓過沖幅值3.629 V，下沖值為-450.2 mV，超過了過沖幅值范圍。當采用一個阻值為50 Ω源端串聯(lián)電阻時，SI仿真的結果如圖3(b)所示，接收端接收到的時鐘信號在跳變處無振鈴現(xiàn)象，抑制信號反射的效果很好。