基于DSP的CCD信號采集控制系統(tǒng)設(shè)計

引言

電荷耦合器件(ChargeCoupledDevices，CCD)以電荷轉(zhuǎn)移為核心，是一種使用非常廣泛的固體圖像傳感器，它是以電荷包的形式存儲和傳遞信息的半導(dǎo)體表面器件，是在MOS(MetalOxideSemiconductor)結(jié)構(gòu)存儲器的基礎(chǔ)上發(fā)展起來的。當對CCD施加特定的時序脈沖時，其存儲的電荷可在CCD內(nèi)部作定向傳輸而實現(xiàn)自掃描。由于它具有光電轉(zhuǎn)換、信息存儲和延時功能、而且集成度高、功耗小、所以廣泛應(yīng)用于圖像拍攝、無接觸攝影測量、光學(xué)字符識別的領(lǐng)域中。

1系統(tǒng)總體介紹

本設(shè)計以DSP芯片為核心，結(jié)合單片機AT89S52控制CCD驅(qū)動脈沖信號的產(chǎn)生，A/D轉(zhuǎn)換以及數(shù)據(jù)存儲電路的數(shù)據(jù)讀入與讀出，其系統(tǒng)總體框圖如圖1所示。

圖1系統(tǒng)總體框圖

2CCD驅(qū)動電路設(shè)計

本系統(tǒng)采用的是SonyICX038BLA面陣CCD。圖2所示是ICX038BLA的引腳配置圖及內(nèi)部結(jié)構(gòu)示意圖。該CCD采用隔行轉(zhuǎn)移型圖像信息輸出方式，有效像素單元為768(H)X494(V),單個像素尺寸為8.4um(H)X9.8um(V)，具有靈敏度高、暗電流小、連續(xù)可調(diào)電子快門、水平移位寄存器+5V驅(qū)動等一系列優(yōu)點。在此CCD驅(qū)動電路設(shè)計中主要考慮CCD水平移位驅(qū)動脈沖以及垂直移位脈沖的設(shè)計。驅(qū)動電路框圖如圖3所示。

2.1CCD水平移位驅(qū)動脈沖和復(fù)位脈沖

為了使系統(tǒng)正常工作，CCD的驅(qū)動脈沖信號應(yīng)由DSP處理器產(chǎn)生。LF2407ADSP處理器的片內(nèi)含有兩個事件管理模塊EVA和EVB，每個事件管理器包括通用定時器、比較單元等電路。

每個定時器都有自己的比較寄存器TxCMPR及其PWM輸出引腳TxPWM。定時器的值總是與相關(guān)的比較寄存器的值進行比較，當定時器的計數(shù)器的值與比較寄存器的值相等時，就產(chǎn)生了比較匹配。如果比較使能的話，相應(yīng)引腳的輸出將發(fā)生跳變，且跳變的極性可由用戶通過軟件進行設(shè)置。利用片內(nèi)事件管理器資源產(chǎn)生的脈沖控制信號，并經(jīng)T1PWM、T2PWM的引腳輸出［%在此電路中，用單片機的P1.1口控制與非門從而靈活控制CCD輸出時間，來配合后續(xù)采集電路的工作。

2.2CCD垂直移位寄存器驅(qū)動脈沖

垂直移位脈沖信號SUB用來控制曝光時間，也就是通常所說的光積分時間；V1~V4控制垂直移位寄存器中的電荷信號向水平移位寄存器移動；

CCD的垂直移位寄存器的電壓不等于+5V，因此需要外加垂直時鐘驅(qū)動芯片CXD1267AN,把輸入為TTL電平的SUB、V1?V4邏輯信號轉(zhuǎn)變成一9V/0V/+15V三個等級的邏輯脈沖，這樣就需要引入兩個時序脈沖XSG1和XSG2,用來分別控制V1和V3。為了得到真正有效的電荷信號，根據(jù)ICX038BLA芯片資料中的垂直移位寄存器驅(qū)動電壓要求,CXD1267的輸入弓丨腳XSHT，XV2，XV1，XSG1，XV3,XSG2,XV4分別與P2.1?P2.7一一對應(yīng)，因此可以用單片機延遲指令及指令本身的執(zhí)行時間來控制電荷信號的轉(zhuǎn)移。

根據(jù)CCD信號輸出的狀態(tài)，可確定CCD輸入引腳SUB(V1?V4)的值，再結(jié)合表1中CXD1267輸入與輸出的關(guān)系,進而確定P2.1?P2.7的值，然后根據(jù)CCD垂直驅(qū)動脈沖的持續(xù)時間，最后利用單片機的延遲指令實現(xiàn)CCD垂直移位寄存器的驅(qū)動脈沖。

3信號采集及存儲電路

在進行CCD信號采集之前，需要將信號進行模數(shù)轉(zhuǎn)換,模數(shù)轉(zhuǎn)換器采用TLC5540I。TLC5540芯片采用了改進的半閃結(jié)構(gòu)，具有高速度、低功耗和低價格的特點。從CCD輸出的模擬信號在進入A/D之前必須經(jīng)過放大器放大。在CCD的輸出信號中有一部分無效的信號，因此用P1.3來控制A/D轉(zhuǎn)換器的轉(zhuǎn)換脈沖，這樣可轉(zhuǎn)換有效的CCD輸出信號。考慮到A/D和FIFO的工作時序關(guān)系，將CLK信號延遲后送入FIFO芯片。

AL422B:是由AverLogic公司推出的存儲容量為3Mb的視頻幀存儲器。AL422B由于容量很大，可存儲1幀圖像的完整信息，其工作頻率達50MHz。其主要特點有:384KX8bFIFO,支持VGA、CCIR、NTSC、PAL和HDTV分辨率；獨立的讀/寫操作（可接受不同的I/O數(shù)據(jù)率）；高速異步串行存取，讀寫時鐘周期為20ns；輸出使能控制，自行刷新數(shù)據(jù)；工作電壓可為5V或3.3V。圖4所示是ALL422B的管腳分布圖。

本設(shè)計使用了兩片AL422B分時段存儲A/D的輸出數(shù)據(jù)。設(shè)計時，先根據(jù)AL422B芯片資料提供的各管腳功能，將單片機的P1.4和P1.6口分別接第一片AL422B和第二片AL422B的/WE，以便控制由哪一片AL422B來存儲數(shù)據(jù)。將P1.5和P1.7分別接第一片和第二片的/WRST，將兩片AL422B的8位數(shù)據(jù)合在一起讀入DSP，同時將DSP的I/O空間選通引腳同時接到/RE和/OE，另外還有兩片AL422B的/RRST的連接。/RRST=0時將讀地址寄存器復(fù)位為0，從而使DSP能夠讀取正確的數(shù)據(jù)，結(jié)合DSP2407的相關(guān)資料可以知道，DSP2407有一系列的數(shù)字I/O端口，經(jīng)過相關(guān)寄存器的配置，將相應(yīng)的端口配置為GPIO(通用輸入輸出口),同時可控制相應(yīng)引腳的高低電平，在經(jīng)過適當?shù)难訒r可實現(xiàn)對兩片AL422B讀地址的控制，實現(xiàn)對數(shù)據(jù)的正確處理。本設(shè)計中將DSP2407的引腳PWM1/IOPA6、PWM2/IOPA7進行適當?shù)呐渲煤蠓謩e與兩片AL422B的RRST相接。圖5所示是系統(tǒng)中的CCD信號采集及存儲電路框圖。

4結(jié)語

本文介紹了利用DSP設(shè)計CCD信號采集電路的過程,本設(shè)計由DSP產(chǎn)生CCD時序脈沖，因而頻率穩(wěn)定、易于控制、可靠性好。這種結(jié)合單片機對A/D及存儲器的控制來有效配合DSP對數(shù)據(jù)進行讀取的方法，相比于傳統(tǒng)使用分立元件或CPLD設(shè)計CCD驅(qū)動電路來說，新方法可使系統(tǒng)的調(diào)試更加靈活、頻率更便于程序控制，而且系統(tǒng)體積小、成本低廉,有利于推廣使用。

20211117_61950230c2752__基于DSP的CCD信號采集控制系統(tǒng)設(shè)計