高速DSP系統(tǒng)的電磁兼容設(shè)計方案
隨著高速DSP技術(shù)的廣泛應(yīng)用,相應(yīng)的高速DSP的PCB設(shè)計就顯得十分重要。由于DSP是一個相當復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、?;旌舷到y(tǒng),所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的串擾對DSP及其數(shù)據(jù)信息所產(chǎn)生的干擾,已嚴重地威脅著其工作的穩(wěn)定性、可靠性和安全性。據(jù)統(tǒng)計,干擾引起的DSP事故占其總事故的90%左右。因此設(shè)計一個穩(wěn)定、可靠的DSP系統(tǒng),電磁兼容和抗干擾至關(guān)重要。
1 DSP的電磁干擾環(huán)境
電磁干擾的基本模型由電磁干擾源、耦合路徑和接收機3部分組成,如圖1所示。
電磁干擾源包含微處理器、微控制器、靜電放電、瞬時功率執(zhí)行元件等。隨著大量高速半導體器件的應(yīng)用,其邊沿跳變速率非常快,這種電路可以產(chǎn)生高達300 MHz的諧波干擾。耦合路徑可以分為空間輻射電磁波和導線傳導的電壓與電流。噪聲被耦合到電路中的最簡單方式是通過導體的傳遞,例如,有一條導線在一個有噪聲的環(huán)境中經(jīng)過,這條導線通過感應(yīng)接收這個噪聲并且將其傳遞到電路的其他部分,所有的電子電路都可以接收傳送的電磁干擾。例如,在數(shù)字電路中,臨界信號最容易受到電磁干擾的影響;模擬的低級放大器、控制電路和電源調(diào)整電路也容易受到噪聲的影響。
2 DSP電路板的布線和設(shè)計
良好的電路板布線在電磁兼容性中是一個非常重要的因素,一個拙劣的電路板布線和設(shè)計會產(chǎn)生很多電磁兼容問題,即使加上濾波器和其他元器件也不能解決這些問題。
正確的電路布線和設(shè)計應(yīng)該達到如下3點要求:
(1)電路板上的各部分電路之間存在干擾,電路仍能正常工作;(2)電路板對外的傳導發(fā)射和輻射發(fā)射盡可能低,達到有關(guān)標準要求;(3)外部的傳導干擾和輻射干擾對電路板上的電路沒有影響。
2.1 元器件的布置
(1)元器件布置的首要問題是對元器件進行分組。元器件的分組原則有:按電壓不同分;按數(shù)字電路和模擬電路分;按高速和低速信號分和按電流大小分。一般情況下都按照電壓不同分或按數(shù)字電路與模擬電路分。
(2)所有的連接器都放在電路板的一側(cè),盡量避免從兩側(cè)引出電纜。
(3)避免讓高速信號線靠近連接器。
(4)在元器件安排時應(yīng)考慮盡可能縮短高速信號線,如時鐘線、數(shù)據(jù)線和地址線等。