基于FPGA的短波通信接收機

　　短波通信又稱高頻通信，是利用HF波段(3-30MHz)電磁波進行的無線電通信。短波通信主要靠天波傳播，可經(jīng)電離層一次或數(shù)次反射，最遠可傳至上萬里，如按氣候、電離層的電子密度和高度的日變化以及通信距離等因素選擇合適頻率，就可用較小功率進行遠距離通信。短波通信設(shè)備較簡單，機動性大，因此也適應(yīng)于應(yīng)急通信和抗災(zāi)通信?，F(xiàn)代短波通信接收機正向著數(shù)字化、大通信帶寬方向發(fā)展。文獻[1-3]研究了短波通信的數(shù)字化實現(xiàn)方式，但其未對短波通信的大帶寬應(yīng)用進行探討;文獻[4-6]研究了通信信道化算法，其對一定帶寬內(nèi)的多信道高效算法進行了詳細的討論，并給出了具體實現(xiàn)的有效算法。本文將信道化算法應(yīng)用于短波通信，研究采用信道化算法基于FPGA 的短波通信接收機及其具體實現(xiàn)方案，為未來短波通信發(fā)展的研究，進行初步的理論探索。

　　1 短波數(shù)字通信接收機

　　常規(guī)短波數(shù)字通信接收機由模擬前端、模數(shù)轉(zhuǎn)換器(ADC)、數(shù)字下變頻(DDS)以及數(shù)字信號處理(DSP)等四部分組成，其結(jié)構(gòu)如圖1 所示。短波數(shù)字通信接收機的模擬前端對輸入的3-30MHz 模擬信號進行濾波、放大等處理，然后將處理后的回波信號利用ADC 進行采樣，再將采樣后得到的數(shù)字信號送入DDS 進行數(shù)字下變頻，以得到可以利用DSP 進行處理的低速信號，最后將經(jīng)過數(shù)字下變頻的數(shù)字信號送入DSP 等數(shù)字信號處理芯片進行數(shù)字信號處理，解調(diào)出通信語音等有用信息。

　　圖1 短波數(shù)字通信接收機結(jié)構(gòu)示意圖

　　常規(guī)短波數(shù)字通信接收機的數(shù)字信號處理部分通常由DSP芯片來實現(xiàn)，由于DSP的處理能力有限，因此一般需要先進行數(shù)字下變頻，以降低數(shù)據(jù)率，從而滿足DSP的處理能力。然而這種結(jié)構(gòu)存在硬件設(shè)計復(fù)雜，且通信帶寬較低等缺點。

　　2 基于FPGA 的短波通信接收機

　　2.1 短波通信接收機信道化數(shù)學(xué)模型

　　信道化接收是指對整個帶寬信號進行信道劃分，以實現(xiàn)對任意信道信號的接收，短波通信信道化接收機將整個3-30MHz帶寬劃分為N個均勻的信道，如圖2所示。然后可以同時對任意一個信道中的信號進行接收，從而實現(xiàn)較大的通信帶寬。

　　圖2 信道分配圖

　　由圖2可知，為了可以對任意一個信道中的信號進行接收，首先需要將任意一個信道中的信號或者同時將幾個信道中的信號解調(diào)到視頻，因此基于圖1中固定的一個DDS的硬件結(jié)構(gòu)在信道化接收機中不再適用，同時解調(diào)多個信道的信號對后續(xù)的信號處理又提出了新的難題，因此急需提出一種新的短波通信接收機，以解決目前短波通信中存在的問題。

　　2.2 基于FPGA 的短波通信接收機

　　根據(jù)上節(jié)的分析，本節(jié)提出基于FPGA的信道化接收機模型，其結(jié)構(gòu)如圖3所示。由于FPGA具有高度的靈活性以及高速的信號處理能力，其完全可以實現(xiàn)多路DDS以及后續(xù)的信號處理，且可以根據(jù)實際應(yīng)用需求，可以通過提高芯片的規(guī)模來實現(xiàn)更復(fù)雜、更大帶寬的短波通信。

　　圖3 基于FPGA 的短波通信接收機系統(tǒng)方案

　　其中FPGA實現(xiàn)多路DDS下變頻以及后續(xù)的信號處理解調(diào)算法，利用FPGA 的靈活性和實時性實現(xiàn)短波通信的信道化算法，從而在理論上實現(xiàn)了真正的軟件無線電短波通信接收機。

　　3 結(jié)論

　　短波數(shù)字通信接收機隨著現(xiàn)代電子技術(shù)的進步而得到了極大的發(fā)展。本文提出的基于FPGA的短波通信接收機，利用信道化技術(shù)以及FPGA 的高實時性，實現(xiàn)了對帶寬內(nèi)任意信道信號的解調(diào)。本文提出的基于FPGA的短波通信接收機從結(jié)構(gòu)到算法上第一次完整實現(xiàn)了基于軟件無線電的短波通信接收機。