關(guān)于模擬集成電路，我有點(diǎn)想法。。

瀏覽過很多網(wǎng)頁，ic 方面見幾乎很少見到有對模擬集成路方面的討論。

在下不才，只想假個(gè)人一點(diǎn)想法，引出前輩與高手共同交流關(guān)于模擬集成電路設(shè)計(jì)方面的體會(huì)和經(jīng)驗(yàn)。

個(gè)人感覺，模擬集成電路設(shè)計(jì)與工藝生產(chǎn)結(jié)合要求很高，這一點(diǎn)體現(xiàn)在設(shè)計(jì)中，必需時(shí)時(shí)想到layout和設(shè)計(jì)規(guī)則，尤其在具體考慮每個(gè)mosfet 的工作狀態(tài)，每個(gè)電路在各種corner下的工作點(diǎn)如何，如何去除掉在集成工藝下的負(fù)效應(yīng)時(shí)。比如：在設(shè)計(jì)差分結(jié)構(gòu)時(shí)match很重要，不但size要match, 而且走線長短也要一致，這時(shí)的對稱就是match的重點(diǎn)。再比如：設(shè)計(jì)pad 時(shí)如何使得電場分布均勻（這在layout 時(shí)，有時(shí)要求形狀要圓滑些），使得其性能最佳，等等。

  同時(shí)，他對設(shè)計(jì)工作者的理論要求也很高，尤其是器件原理，和系統(tǒng)及信號(hào)處理要高度的融合在一起，要達(dá)到熟能生巧決非一年半載。在soc 時(shí)通訊方面的知識(shí)也必不可缺。那種認(rèn)為模擬只是經(jīng)驗(yàn)的積累在下不敢恭維，其實(shí)在實(shí)際工作中，那行哪業(yè)部不要求經(jīng)驗(yàn)？要說經(jīng)驗(yàn)理論不就是抽象的經(jīng)驗(yàn)么，我國這么多年在技術(shù)領(lǐng)域之所已落后很大一部分原因在于落后的理論與方法，當(dāng)然，原因還有很多種的。

  模擬集成電路設(shè)計(jì)變化多端，可是萬變不離其宗：一種對平衡的把握以與控制。那些認(rèn)為模擬電路是 bias ,current mirror , differential pairs, source follower ... 的積木塊壘成的電路的觀點(diǎn)，是不夠深刻的。對于真正的模擬高手，“模擬集成電路是一種在對現(xiàn)有電路結(jié)構(gòu)，工藝深刻了解的基礎(chǔ)上的靈活運(yùn)用于創(chuàng)新”（一句模擬高手的話）。他更加是一種風(fēng)格和思想。當(dāng)然，可能在其他技術(shù)行業(yè)都可能有共同的認(rèn)識(shí)。

  一點(diǎn)看法，希望更多的模擬集成電路同行加入討論。:)