賽靈思推出采用堆疊硅片互聯(lián)技術(shù)的世界最大容量 FPGA

賽靈思現(xiàn)已向客戶推出世界最大容量的 FPGA：Virtex®-7 2000T。這款包含 68 億個(gè)晶體管的FPGA具有 1,954,560 個(gè)邏輯單元，容量相當(dāng)于市場(chǎng)同類最大28nm FPGA 的兩倍。這是賽靈思采用臺(tái)積電 (TSMC) 28nm HPL工藝推出的第三款 FPGA，更重要的是，這也是世界第一個(gè)采用堆疊硅片互聯(lián) (SSI) 技術(shù)（該技術(shù)是賽靈思致力于實(shí)現(xiàn)3D IC 的方法）的商用FPGA（參見 Xcell 雜志第 74 期的封面報(bào)道）。

賽靈思可編程平臺(tái)開發(fā)全球高級(jí)副總裁 Victor Peng 指出：“Virtex-7 2000T FPGA 是賽靈思創(chuàng)新和業(yè)界合作史上的一個(gè)重大里程碑。如果沒有堆疊硅片互聯(lián) (SSI) 技術(shù)，至少要等到下一代工藝技術(shù)，才有可能在單個(gè)FPGA中實(shí)現(xiàn)如此大的晶體管容量。就通常新一代產(chǎn)品的推出而言，SSI 至少提前一年將我們的最大型 28nm 器件交付給了客戶，這對(duì) ASIC 和 ASSP 仿真和原型而言尤其重要。”

傳統(tǒng)上， FPGA 廠商習(xí)慣于采用最新芯片工藝技術(shù)來實(shí)現(xiàn)他們的新架構(gòu)，充分發(fā)揮摩爾定律的作用，這樣晶體管的數(shù)量每 22 個(gè)月就能隨最新芯片工藝技術(shù)的推出而翻一番。過去 20 年，F(xiàn)PGA 廠商一直遵循摩爾定律的發(fā)展，不斷推出新的 FPGA，實(shí)現(xiàn)器件容量的倍增。

然而，針對(duì) Virtex-7 2000T 和 Virtex-7 系列的幾個(gè)其他產(chǎn)品，賽靈思打造了 SSI 技術(shù)。該技術(shù)在無源硅中介層上并排連接著幾個(gè)硅切片（有源切片），該切片再由穿過該中介層的金屬連接，與印制電路板上不同 IC 通過金屬互聯(lián)通信的方式類似。通過這種技術(shù)，賽靈思讓器件的發(fā)展步伐超過了摩爾定律的速度。Virtex-7 2000T FPGA 的容量是市場(chǎng)同類最大28nm 器件的兩倍，而且比賽靈思最大型的 Virtex-6 FPGA 大 2.5 倍。賽靈思Virtex-7 FPGA 產(chǎn)品線經(jīng)理 Panch Chandrasekaran 指出，該架構(gòu)的真正優(yōu)勢(shì)在于，雖然2000T由 4 個(gè)切片組成，但它仍保持著傳統(tǒng) FPGA 的使用模式，設(shè)計(jì)人員可通過賽靈思工具流程和方法將該器件作為一款極大型 FPGA 進(jìn)行編程。

除具有 1,954,560 個(gè)邏輯單元外，Virtex-7 2000T 還包括含有 305,400 個(gè) CLB 切片的可配置邏輯塊 (CLB) ，分布式 RAM 容量高達(dá) 21,550 Kb。它共有 2,160 個(gè) DSP slice、46,512 個(gè) BRAM、24 個(gè)時(shí)鐘管理模塊、4 個(gè) PCIe® 模塊、36 個(gè) GTX 收發(fā)器（每個(gè)性能達(dá)12.5 Gbps）、24 個(gè) I/O bank 和共 1,200 個(gè)用戶 I/O。

Virtex-7 2000T 的推出， 標(biāo)志著賽靈思取得了一個(gè)重大成就，也標(biāo)志著賽靈思向半導(dǎo)體產(chǎn)業(yè)的 3D IC時(shí)代邁進(jìn)了一大步。Chandrasekaran 指出，該產(chǎn)品的真正價(jià)值在于開啟了用戶創(chuàng)新之門，為苦心尋找最大容量器件的客戶帶來了新的設(shè)計(jì)能力。他說：“對(duì)那些希望加速產(chǎn)品開發(fā)，為軟件開發(fā)人員提供芯片仿真功能，或者期望將多個(gè)芯片整合到單個(gè)器件中，以及那些發(fā)現(xiàn)其設(shè)計(jì)不能采用 ASIC 的客戶而言，他們都將從這一了不起的技術(shù)中大受其益。通過采用SSI 技術(shù)，賽靈思現(xiàn)在就把下一代工藝才能提供的超大容量FPGA，交到設(shè)計(jì)人員手中。”

ASIC 和 IP 仿真及原型

Gary Smith EDA 的設(shè)計(jì)工具分析師兼 ASIC 方法專家 Gary Smith 指出，目前高端 ASIC 或 ASSP 設(shè)計(jì)平均包含 4.2 億個(gè)門。“我聽說過的最大產(chǎn)品包含 11 億個(gè)門。”由于門的數(shù)量很多，不管是商用仿真系統(tǒng)，還是自己動(dòng)手設(shè)計(jì)的 ASIC 原型設(shè)計(jì)電路板，90% 以上的 ASIC 設(shè)計(jì)團(tuán)隊(duì)都要采用某種形式的硬件輔助驗(yàn)證系統(tǒng)。

傳統(tǒng)上，創(chuàng)建商用模擬仿真系統(tǒng)的公司或自己進(jìn)行原型設(shè)計(jì)的團(tuán)隊(duì)一直是廠商推出最大型 FPGA 產(chǎn)品的首批使用客戶。商用仿真系統(tǒng)供應(yīng)商希望盡可能提高 FPGA 的容量。Chandrasekaran 指出：“尤其是這個(gè)市場(chǎng)的設(shè)計(jì)，將因?yàn)閾碛蠽irtex-7 2000T 超越摩爾定律的容量而獲益匪淺。Virtex-7 2000T可以讓他們現(xiàn)在即可向他們的客戶推出擁有下一代容量的仿真系統(tǒng)，并最終使得這些客戶大大縮短開發(fā)時(shí)間，并更快向市場(chǎng)推出更多新的、更具創(chuàng)新性的產(chǎn)品。”

大多數(shù)商用模擬仿真系統(tǒng)包括兩個(gè)或兩個(gè)以上電路板，以及數(shù)個(gè) FPGA，這具體取決于客戶需要模擬仿真的 ASIC、IP甚至系統(tǒng)的大小。同時(shí)，模擬仿真系統(tǒng)的客戶可用其加速驗(yàn)證，確保設(shè)計(jì)功能正常，而且能為軟件團(tuán)隊(duì)提供設(shè)計(jì)的硬件版本，幫助軟件團(tuán)隊(duì)盡快啟動(dòng)開發(fā)工作，等代工廠推出實(shí)體芯片 ASIC 后就能基本完成軟件設(shè)計(jì)。這當(dāng)然有助于加快產(chǎn)品上市進(jìn)程。

就商用模擬仿真系統(tǒng)的典型使用模式而言，用戶首先用傳統(tǒng)的 EDA 驗(yàn)證軟件來設(shè)計(jì) ASIC 或 IP并驗(yàn)證其功能，做好這步工作之后，就能在商用仿真器中實(shí)現(xiàn)寄存器傳輸級(jí) (RTL) 版本設(shè)計(jì)，以便進(jìn)一步進(jìn)行設(shè)計(jì)驗(yàn)證。每個(gè)仿真器廠商通常提供自己的軟件，配合賽靈思的設(shè)計(jì)軟件工作，以綜合 RTL，并將 ASIC 設(shè)計(jì)分區(qū)到不同的模塊，讓這些模塊在仿真器中的各個(gè) FPGA 上實(shí)現(xiàn)優(yōu)化分配。模擬仿真廠商的軟件連接到運(yùn)行不同 EDA 驗(yàn)證工具的工作站或 PC 上，在仿真器上運(yùn)行的同時(shí)進(jìn)行設(shè)計(jì)測(cè)試。

模擬仿真廠商也提供了低成本的選擇，有時(shí)稱作仿真器的“復(fù)制品”或者統(tǒng)稱為“原型系統(tǒng)”。這些低成本選擇只能仿真 ASIC 功能。公司為軟件團(tuán)隊(duì)提供這些系統(tǒng)，旨在幫助他們快速開發(fā)日后將在設(shè)計(jì)中運(yùn)行的驅(qū)動(dòng)程序、固件和應(yīng)用。

Chandrasekaran指出，更大型的 FPGA 能讓模擬仿真廠商推出更高容量的模擬仿真系統(tǒng)，也能用較少的FPGA構(gòu)建中低容量的系統(tǒng)，從而提升在該系統(tǒng)上運(yùn)行的設(shè)計(jì)的整體時(shí)鐘速度的同時(shí)，降低功耗和材料清單成本。Chandrasekaran 說：“Virtex-7 2000T 容量非常大，廠商甚至能夠在單個(gè) FPGA 芯片基礎(chǔ)上構(gòu)建仿真器。由于設(shè)計(jì)運(yùn)行的芯片數(shù)量減少，甚至只需要一個(gè)芯片，因此系統(tǒng)整體性能也能變得更快。”

如果設(shè)計(jì)團(tuán)隊(duì)買不起市場(chǎng)上現(xiàn)成的價(jià)值可能超過百萬美元的昂貴模擬仿真系統(tǒng)，Virtex-7 2000T也是不錯(cuò)的選擇。Chandrasekaran 指出：“許多設(shè)計(jì)團(tuán)隊(duì)都構(gòu)建自己的定制開發(fā)板來進(jìn)行 ASIC或整個(gè)系統(tǒng)功能的原型和/或模擬仿真，快速啟動(dòng)軟件開發(fā)。即便用仿真系統(tǒng)來開發(fā)自己 IC 的設(shè)計(jì)人員也能為軟件團(tuán)隊(duì)提供自己的不同版本的 FPGA。”

Chandrasekaran 表示，該器件對(duì) IP 廠商也有吸引力。IP 廠商不僅能用 FPGA 來開發(fā)新的IP模塊，還能用其向潛在客戶演示 IP核的功能。

系統(tǒng)架構(gòu)整合與節(jié)能

除了有利于 ASIC 和 IP 模擬仿真及原型外，新型 Virtex-7 2000T 對(duì)希望降低系統(tǒng)功耗、增強(qiáng)性能和系統(tǒng)功能的系統(tǒng)架構(gòu)師也極富吸引力。

Chandrasekaran 指出：“市場(chǎng)上使用多個(gè) FPGA 的最終產(chǎn)品非常多。有了 Virtex-7 2000T，就能在單個(gè) FPGA 上集成數(shù)個(gè) FPGA 的功能。系統(tǒng)集成提高了性能，因?yàn)樗羞@些功能都集中在了一個(gè)芯片上，系統(tǒng)集成后，避免了開發(fā)板上不同 IC 間的 I/O 接口，從而降低了功耗。I/O 接口數(shù)量越多，功耗就越大，二者成正比關(guān)系。因此，設(shè)計(jì)性能越高、系統(tǒng)中 IC 數(shù)量越多，功耗也就越大。”

此外，系統(tǒng)功能在多個(gè) IC 間的分區(qū)也是一項(xiàng)復(fù)雜工作，可能會(huì)延長(zhǎng)設(shè)計(jì)時(shí)間，增加測(cè)試成本。多個(gè)器件整合到系統(tǒng)中能減小分區(qū)壓力，同時(shí)還能降低驗(yàn)證和測(cè)試相關(guān)的成本。Chandrasekaran 指出：“由于容量比競(jìng)爭(zhēng)性 FPGA 高出一倍還多，Virtex-7 2000T 能讓客戶進(jìn)一步提高集成度，相對(duì)于多芯片解決方案而言可將功耗降低四倍左右。此外，由于打破了 I/O 瓶頸，他們也能提升系統(tǒng)性能，同時(shí)因?yàn)槿∠槐匾脑O(shè)計(jì)分區(qū)而降低了系統(tǒng)的復(fù)雜性。架構(gòu)師們也可以節(jié)省下大量的板級(jí)空間以便添加其他功能，或者能夠縮小產(chǎn)品的尺寸。”

與其它 7 系列器件一樣，賽靈思的 Virtex-7 2000T 也采用臺(tái)積電專門針對(duì)28nm FPGA 的高性能低功耗 (HPL) 工藝技術(shù)（詳見賽靈思中國(guó)通訊第37期的封面報(bào)道）制造而成。Chandrasekaran 表示，由于賽靈思 Virtex-7 2000T 采用 HPL 工藝制造，因此晶體管的漏電流低于采用 28nm 高性能（HP）工藝技術(shù)實(shí)現(xiàn)的同類競(jìng)爭(zhēng)器件。這就意味著 Virtex-7 2000T 的功耗， 僅相當(dāng)于容量?jī)H為其一半的競(jìng)爭(zhēng)器件的水平。

ASIC的替代產(chǎn)品

最后但同樣重要的是，對(duì)于那些無法求證在 28nm 工藝節(jié)點(diǎn)開發(fā) ASIC 或 ASSP 的成本和風(fēng)險(xiǎn)是否值當(dāng)?shù)?、且越來越多不斷增長(zhǎng)的設(shè)計(jì)團(tuán)隊(duì)來說， Virtex-7 2000T同樣很有吸引力。隨著芯片工藝技術(shù)的不斷發(fā)展，設(shè)計(jì)和制造成本也在不斷飆升。28nm的 ASIC 或 ASSP 的NRE成本超過 5,000 萬美元，而且一旦修改 ASIC 則可能把成本再增加近一半。設(shè)計(jì)過程中一旦因?yàn)槭韬龇噶隋e(cuò)，就會(huì)嚴(yán)重影響產(chǎn)品贏利，多次犯錯(cuò)就可能導(dǎo)致項(xiàng)目取消，錯(cuò)過市場(chǎng)機(jī)遇，甚至導(dǎo)致公司的倒閉。

Virtex-7 2000T 可取代 1,000 萬到 2,000 萬門級(jí)的 ASIC，避免了 ASIC相關(guān)的NRE 成本問題。Chandrasekaran 表示：“設(shè)計(jì)人員可以集中精力進(jìn)行設(shè)計(jì)， 而無需再擔(dān)心什么小錯(cuò)誤會(huì)導(dǎo)致災(zāi)難性的返工修改。此外，Virtex-7 2000T 具有可重編程性，如果設(shè)計(jì)人員犯了錯(cuò)誤，對(duì)器件重新編程就可以了。”

設(shè)計(jì)方法保持不變

雖然 Virtex-7 2000T 是一種超大容量器件，但對(duì)該器件的編程不需要在工作方法上做很大的調(diào)整。

Chandrasekaran 表示：“過去幾年來，充分考慮到超大容量設(shè)計(jì)的需求，賽靈思一直在優(yōu)化設(shè)計(jì)工具。現(xiàn)在客戶能夠針對(duì)功耗和性能有效地進(jìn)行分區(qū)、布局規(guī)劃和優(yōu)化。”Chandrasekaran 解釋說，大多數(shù)并非所有大型 FPGA 通常都需要設(shè)計(jì)人員執(zhí)行一定的分區(qū)工作，將時(shí)序關(guān)鍵功能盡可能貼近彼此。設(shè)計(jì)團(tuán)隊(duì)如果在 Virtex-7 2000T 中布置大型設(shè)計(jì)，賽靈思工具可幫助他們進(jìn)行布局規(guī)劃，并進(jìn)行設(shè)計(jì)分區(qū)，從而實(shí)現(xiàn)最佳時(shí)序和性能。

最新版賽靈思設(shè)計(jì)工具可支持 Virtex-7 2000T。Chandrasekaran 表示：“用戶現(xiàn)在就能立刻用 Virtex-7 2000T進(jìn)行設(shè)計(jì)。”未來一年中，賽靈思計(jì)劃發(fā)布其它單芯片 Virtex-7 FPGA 以及SSI 配置。