低輸入電壓DC-DC升壓轉(zhuǎn)換器的啟動電路

摘要：針對DC-DC升壓轉(zhuǎn)換器在低輸入電壓下無法正常工作的問題，提出了一種基于電容自舉原理的低輸入電壓的啟動電路。采用CSMC公司的0．5μm CMOS混合信號工藝庫進(jìn)行電路設(shè)計(jì)與仿真，考慮到結(jié)構(gòu)復(fù)雜的振蕩器在較低電源電壓下不能理想工作，同時為減小電路功耗，電路采用兩種不同簡單結(jié)構(gòu)的環(huán)形振蕩器實(shí)現(xiàn)電容自舉，并利用反饋控制模塊進(jìn)行合理的邏輯控制。仿真結(jié)果表明，O．8 V低輸入電壓時，通過升壓電路轉(zhuǎn)換，可將Vdd升高到2．4V；振蕩信號變化時，輸出電壓變化微小，可以為DC-DC升壓轉(zhuǎn)換器提供穩(wěn)定的電源電壓。
關(guān)鍵詞：低輸入電壓；DC-DC升壓轉(zhuǎn)換；啟動電路

    在遙控器、MP3播放器、手持式設(shè)備等電子產(chǎn)品中，通常使用單節(jié)AA電池或充電電池供電，電壓僅約0．8 V，無法保證DC-DC器件正常穩(wěn)定的工作。本文提出了一種基于電容自舉原理的低輸入電壓啟動電路，在0．8 V的低輸入電壓下工作，通過DC-DC升壓轉(zhuǎn)換，將Vdd升高到2．4 V，并采用從Vdd供電的方式，為后續(xù)的DC-DC升壓電路的各個模塊提供穩(wěn)定的電源電壓，以保證自舉(Boost)器件滿足設(shè)計(jì)要求。

1 啟動電路結(jié)構(gòu)設(shè)計(jì)
    圖1為啟動電路結(jié)構(gòu)框圖。其中，電感L、電容C、續(xù)流二極管VD以及功率MOS管構(gòu)成典型的DC-DC升壓電路，虛線框內(nèi)是啟動電路各個功能模塊。為減小電路功耗，該啟動電路采用2種不同結(jié)構(gòu)的振蕩器，其中振蕩器0SCl工作在低電源電壓下，利用該振蕩信號驅(qū)動自舉電路，逐步升高至功率管的柵電平，從而實(shí)現(xiàn)功率管的導(dǎo)通與截止。應(yīng)用boost電路的升壓功能，使Vout逐漸增大。

    啟動電路各個模塊的電源均由輸出電壓提供，即Vout是啟動電路的電源電壓。隨著Vout的升高，振蕩器0SC2啟動，通過反饋控制模塊與選通電路的共同作用，0SC2的振蕩信號得以取代0SCl信號控制功率管，使Vout進(jìn)一步增大。最終輸出較穩(wěn)定的電壓，為DC-DC升壓轉(zhuǎn)換器提供初始工作電壓。
    采用無錫上華(CSMC)公司0.5μm CMOS混合信號工藝庫進(jìn)行電路設(shè)計(jì)與仿真。MOS管閾值電壓分別為VTHN=0．7 V，VTHP=-0．95 V。[!--empirenews.page--]

2 啟動電路功能模塊設(shè)計(jì)
2．1 振蕩器
    在較低電源電壓下，結(jié)構(gòu)復(fù)雜的振蕩器不能理想工作。因此，2個振蕩器均采用結(jié)構(gòu)簡單的環(huán)形振蕩器。環(huán)形振蕩器由3個或更多奇數(shù)個反相器首尾相接構(gòu)成。設(shè)反相器傳輸延遲為tpd，反相器級數(shù)為N，上升時間為tr，下降時間為tf，則發(fā)生振蕩的條件是：2Ntpd>>(tr+tf)。如果不能滿足振蕩條件，振蕩器前后輸出波形將相互疊加，最終衰減為零。振蕩周期T=2Ntpd，反相器的傳輸延遲時間為：
   
式中，kp=μpCoxWp／Lp；kn=μnCoxWn／Ln；CL為反相器的負(fù)載電容，包括反相器本身的寄生電容，連線電容和負(fù)載電容。
    環(huán)形振蕩器結(jié)構(gòu)簡單，可以實(shí)現(xiàn)高頻振蕩。但是振蕩頻率不可控，隨電源電壓變化顯著。這是因?yàn)椋娫措妷旱纳咧苯佑绊懼聪嗥鞒浞烹婋娏鞯拇笮?。?dāng)電壓升高，充放電電流增大，縮短了充放電時間，使振蕩頻率增大。通過在振蕩器中加入RC延遲環(huán)節(jié)，方便調(diào)節(jié)振蕩頻率。
    OSCl原理圖及其內(nèi)部反相器結(jié)構(gòu)如圖2所示。因?yàn)檎袷幤鱋SCl的頻率隨Vdd變化明顯，如果只使用一個振蕩器，最終頻率將達(dá)到初始頻率10倍以上，增大電路功耗，所以電路中采用2個振蕩器。當(dāng)Vdd上升到可以保證0SC2正常工作，頻率輸出穩(wěn)定時，關(guān)斷OSCl，改用OSMC2控制功率管。所以O(shè)SCl的最前面一級反相器用或非門充當(dāng)。當(dāng)ctrl2為低電平時，OSCl正常工作；當(dāng)ctrl2為高電平時，OSCl的輸出恒為低電平，這樣就實(shí)現(xiàn)了對OSCl的關(guān)斷控制。

    理想MOS模型中，柵-源電壓等于或小于閾值電壓時，器件中無電流。實(shí)際上，當(dāng)Vgs接近VTH時柵極和襯底之間會產(chǎn)生弱反型層，并有一定的源漏電流，與Vgs呈指數(shù)關(guān)系，這種效應(yīng)稱為亞閾值導(dǎo)電。當(dāng)Vds大于200 mV左右時，這一效應(yīng)可表示為：
   
式中，VTH=kT／q；ζ>l，為非理想因子。
    在低壓電路中，因?yàn)镸OS器件不能理想導(dǎo)通而工作于飽和區(qū)，所以亞閾值導(dǎo)電的特性得到廣泛應(yīng)用。振蕩器OSCl內(nèi)部反相器在Vdd=0．8 V時，由于|Vgs5|略小于|VTHP5|，VMps工作在亞閾值區(qū)，ID5很小，通過電流源的鏡像作用，ID6=nID5。選擇較大的n值，增大VMn4負(fù)載，實(shí)現(xiàn)輸入到輸出的反相功能。0SC2采用普通的CMOS反相器構(gòu)成。同樣加入RC延遲環(huán)節(jié)。使得振蕩頻率可控。
2．2 反饋控制電路
    如前所述，反饋控制電路輸出2個邏輯相反的控制信號，用于選擇功率管的控制信號。反饋控制電路如圖3所示，其中，Vfb是由電阻R1和VMn4對Vdd分壓得到的，可近似為：
   

    在電路啟動階段，VMn4截止，Ron4→+∞，Vfb輸出高電平，ctrl1經(jīng)過5級反相器輸出為低電平，ctrl2為高電平，此時高電平為0．8 V。隨著Vdd的增大，最終使ctrl1和ctrl2的狀態(tài)發(fā)生翻轉(zhuǎn)，從而實(shí)現(xiàn)電路控制。Vfb的翻轉(zhuǎn)點(diǎn)電壓可通過改變R1的阻值以及VMn4的寬長比來改變。

3 啟動電路整體電路
    啟動電路原理如圖4所示。在電路的啟動階段，反饋控制電路的輸出是ctrl=“l(fā)”，ctrl2=“0”，VMp1和VMp2截止，即便0SC2產(chǎn)生振蕩信號，也無法通過選通電路而作用在功率管柵極上。VMp4受ctrl2控制處于長導(dǎo)通狀態(tài)。

    振蕩器OSCl可以在低輸入電壓下工作，輸出方波振蕩信號，初始振蕩頻率較低，且隨著Vdd的升高而逐漸變大。當(dāng)振蕩信號為低電平VL時，VMp3導(dǎo)通，下拉出一個比較大電流，通過VMp4管，對電容C1充電，使C1在該周期獲得壓降△V；當(dāng)振蕩信號變?yōu)楦唠娖絍H時，VMp3截止，停止對C1充電。利用電容電荷不能突變的原理，功率管VMp4的柵電壓上升為VA+△V；如此反復(fù)數(shù)個周期后，VMp3柵電壓峰值逐漸上升，達(dá)到并逐漸高于VMn3閾值電壓，實(shí)現(xiàn)了功率管的導(dǎo)通與關(guān)斷，外接電感可以在功率管的控制下，完成電能的儲存和釋放，使Vdd逐漸升高。[!--empirenews.page--]
    隨著Vdd的上升，振蕩器0SC2開始正常工作，輸出穩(wěn)定的振蕩信號。0SCl的振蕩頻率則隨Vdd的增大而增大。當(dāng)Vdd=1．5 V時，反饋控制電路的輸出狀態(tài)發(fā)生翻轉(zhuǎn)，ctrl1=“O”，ctrl2=“1”，VMp4截止，自舉回路被關(guān)斷。OSCl也因?yàn)閏trl2的作用而停止工作。同時VMp1和VMp2導(dǎo)通，OSC2的振蕩信號可以通過，繼續(xù)控制功率管，使電源電壓進(jìn)一步上升，最終可以輸出一個較穩(wěn)定的電壓。圖5為整體電路的仿真結(jié)果，圖6為輸出電壓紋波波形。由圖5中可以看出，輸出電壓受2個振蕩器交替控制，最終穩(wěn)定在2．4 V。由圖6可以得出，隨著0SC2振蕩信號的輸出，輸出電壓比較穩(wěn)定，電壓紋波小于40 mV。

4 結(jié)論
    基于電容自舉原理，設(shè)計(jì)了一種適用于低輸入電壓DC-DC升壓轉(zhuǎn)換器的啟動電路，該啟動電路采用2個結(jié)構(gòu)不同的環(huán)形振蕩器實(shí)現(xiàn)電容自舉，并利用反饋控制模塊進(jìn)行合理的邏輯控制，最終將輸出電壓升高到2．4 V．電壓紋波小于40 mV，可以為DC-DC模塊提供穩(wěn)定的電源電壓。