當(dāng)前位置:首頁(yè) > 電源 > 電源
[導(dǎo)讀]1 引 言 電壓基準(zhǔn)可以在溫度及電源電壓變化環(huán)境中提供穩(wěn)定的參考電壓,被廣泛應(yīng)用于比較器,A/D,D/A轉(zhuǎn)換器,信號(hào)處理器等集成電路中。目前已有不少Bipolar工藝和CMO

1 引 言

電壓基準(zhǔn)可以在溫度及電源電壓變化環(huán)境中提供穩(wěn)定的參考電壓,被廣泛應(yīng)用于比較器,A/D,D/A轉(zhuǎn)換器,信號(hào)處理器等集成電路中。目前已有不少Bipolar工藝和CMOS工藝的電壓基準(zhǔn)應(yīng)用于實(shí)際中,并且獲得了很高的精度和穩(wěn)定性。然而隨著各種便攜式移動(dòng)通信和計(jì)算產(chǎn)品的普及,對(duì)電池的需求大大加強(qiáng),但是電池技術(shù)發(fā)展相對(duì)落后,降低電路的功耗成為IC設(shè)計(jì)關(guān)注的一個(gè)焦點(diǎn);電路的功耗會(huì)全部轉(zhuǎn)換成熱能,過(guò)多的熱量會(huì)產(chǎn)生焦耳熱效應(yīng),加劇硅失效,導(dǎo)致可靠性下降,而快速散熱的要求又會(huì)導(dǎo)致封裝和制冷成本提高;同時(shí)功耗大將導(dǎo)致溫度高,載流子速度飽和,IC速度無(wú)法再提升;并且功耗降低,散熱減少,也能減少對(duì)環(huán)境的影響。因此,功耗已成為超大規(guī)模集成電路設(shè)計(jì)中除速度,面積之外需要考慮的第三維度。

傳統(tǒng)的帶隙電壓基準(zhǔn)源面積大、功耗大、不適應(yīng)低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)晶體管的特點(diǎn),對(duì)傳統(tǒng)的帶隙電壓基準(zhǔn)源做出改進(jìn),設(shè)計(jì)了一款最大消耗380 nA電流的電壓基準(zhǔn)源,大大減小了面積,且與CMOS工藝兼容,同時(shí)提出一種新的不耗電的啟動(dòng)電路。本文先介紹傳統(tǒng)典型帶隙基準(zhǔn)電路的原理與功耗組成,提出改進(jìn)電路結(jié)構(gòu),并進(jìn)行分析,最后給出基于0.5μm CMOS工藝模型的仿真結(jié)果和測(cè)試結(jié)果。

2 傳統(tǒng)帶隙電壓基準(zhǔn)源

傳統(tǒng)帶隙基準(zhǔn)源如圖1所示。

由PTAT產(chǎn)生電路,負(fù)PTAT產(chǎn)生電路,放大器,加法器組成。原理是由Q1,Q2兩個(gè)PNP三極管和電阻R3產(chǎn)生PTAT電流,流過(guò)電阻R2產(chǎn)生PTAT電壓,再疊加上Q2的負(fù)PTAT電壓Vbe,通過(guò)合理調(diào)整電阻R2和R3的比例產(chǎn)生與溫度無(wú)關(guān)的電壓基準(zhǔn)。運(yùn)算放大器A是為了保證B,C兩點(diǎn)電壓相等。

這種結(jié)構(gòu)需要三極管、運(yùn)算放大器以及若干電阻,面積比較大。其工作時(shí)電流由3部分組成:Q1支路的集電極電流;Q2支路的集電極電路,運(yùn)算放大器A的工作電流。其中Q1,Q2支路的電流為VTln N/R3,其中VT=kT/q;q是電荷常量;k是波爾滋曼常數(shù);T是絕對(duì)溫度;N是三極管Q2與Q1的比值,通常為8,同時(shí)要達(dá)到好的性能運(yùn)算放大器的電流不能太小以使晶體管工作于飽和區(qū)。通常傳統(tǒng)帶隙電壓基準(zhǔn)源消耗電流不小于10μA。

3 弱反型區(qū)晶體管模型

本文利用了工作在弱反型區(qū)晶體管的特點(diǎn),對(duì)傳統(tǒng)帶隙電壓基準(zhǔn)電路進(jìn)行了改進(jìn)。工作在弱反型區(qū)的晶體管特性模型假設(shè):

(1)晶體管溝道長(zhǎng)度足夠長(zhǎng),溝道長(zhǎng)度近似成立,并且溝道長(zhǎng)度調(diào)制效應(yīng)可以忽略;

(2)空間電荷區(qū)的產(chǎn)生電流可以忽略;

(3)表面態(tài)密度和表面勢(shì)的波動(dòng)可以忽略。

在這些假設(shè)之下,工作在弱反型區(qū)的晶體管的I-V特性可以表示為:

ID0是特征電流;S是晶體管的寬長(zhǎng)比;n是斜率因子;VG,VS,VD分別為晶體管柵、源、漏端與襯底的電壓差。當(dāng)晶體管由相同的VS電壓偏置時(shí),斜率因子n是常數(shù),ID0也可以認(rèn)為是常數(shù)。由式(1)可以看出,當(dāng)VD-VS》0時(shí),弱反型工作的MOS晶體管與三極管的直流傳輸特性一致。

4 電路實(shí)現(xiàn)

圖2為本文改進(jìn)的電壓基準(zhǔn)源的原理示意圖。電壓基準(zhǔn)電路由3部分組成:?jiǎn)?dòng)電路、PTAT產(chǎn)生電路和輸出電路。輸出電路包括電流放大和電壓疊加。

PTAT電路由M6-M13和R1構(gòu)成,利用其工作在弱反型區(qū)晶體管的特點(diǎn),取代了傳統(tǒng)的三極管PTAT產(chǎn)生電路,且不需要運(yùn)算放大器,面積大大減小,弱反型區(qū)晶體管特性令工作功耗大大降低。P型晶體管M6與M7組成第一對(duì)電流鏡,增益為S7/S6,N型晶體管M12與M13組成第二對(duì)電流鏡,增益為S12/S13,只要2路電流足夠小,電阻R1的影響就可以忽略,2路電流相等。M6~M13組成一個(gè)閉合環(huán)路,環(huán)路的增益為2組電流鏡增益的乘積。其中晶體管M6與M7的寬長(zhǎng)比要足夠大,工作在弱反型區(qū),M12與M13溝道長(zhǎng)度要足夠長(zhǎng),工作在飽和區(qū)。M8,M9和M10,M11分別與M6,M7和M12,M13構(gòu)成共源共柵結(jié)構(gòu),增大阻抗,提高基準(zhǔn)電壓源的電源抑制比。環(huán)路的起始增益大于1令兩支路的電流增加,直到平衡則增益降為1,電阻R1上的壓降為VR1。根據(jù)公式(1),VR1可以表示為:

則流過(guò)電阻R1的電流為:

由式(3)可以看出,電流IR只與晶體管寬長(zhǎng)比,電阻R1,斜率因子n;波爾滋曼常數(shù)k,絕對(duì)溫度T有關(guān),與電源電壓無(wú)關(guān),是與溫度成正比的PTAT電流。

電壓基準(zhǔn)輸出電路由晶體管M14~M19,以及電阻R2,三極管Q1,電容C2組成。M18與M19鏡像PTAT電流同時(shí)M15與M17鏡像M18,M19支路的PTAT電流,組成電流放大,采用共源共柵結(jié)構(gòu)是為了鏡像更準(zhǔn)確。PTAT電流流過(guò)電阻R2,產(chǎn)生與溫度成正比的PTAT電壓,此PTAT電壓和二極管方式連接的三極管Q1的Vbe電壓疊加,產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電壓,電容C2是為了濾波,降低噪聲。

其中Eg為硅的帶隙能量;m為遷移率的溫度系數(shù)常數(shù)。

將式(7)代入(6)可以看出,只要合理設(shè)置晶體管的寬長(zhǎng)比和電阻R2,R1的比值就可以得到與溫度無(wú)關(guān)的基準(zhǔn)電壓。

由于電壓基準(zhǔn)源電路存在2個(gè)電路平衡點(diǎn),零點(diǎn)和正常工作點(diǎn)。當(dāng)基準(zhǔn)源工作在零點(diǎn)時(shí),晶體管M8,M9柵源電壓為高,M10,M11管柵源電壓為低,PTAT電路沒(méi)有電流產(chǎn)生,啟動(dòng)電路就是避免電壓基準(zhǔn)工作在零點(diǎn)上。本文提出的啟動(dòng)電路的最大特點(diǎn)是不耗電,它由晶體管M1~M5以及電容C1組成。當(dāng)電源電壓為低時(shí),若電容C1上存有電荷,則M3導(dǎo)通,將電荷放完,等電源電壓為高時(shí),M1,M2導(dǎo)通,流過(guò)M2的瞬間大電流迅速將M5打開(kāi),同時(shí)將M8,M9的柵電位拉低導(dǎo)通,產(chǎn)生PTAT電流,電路正常工作,當(dāng)M12,M13柵壓升高時(shí),M4導(dǎo)通,將M5柵壓拉低,啟動(dòng)電路停止工作,幾乎不消耗電流,達(dá)到了低功耗的目的。啟動(dòng)時(shí)間由M2管子的大小和電容C1決定。電壓基準(zhǔn)的啟動(dòng)電路仿真結(jié)果如圖3所示,啟動(dòng)時(shí)間只要50μs,啟動(dòng)之后只要消耗82 pA的電流。若沒(méi)有M3,電容C1上可能存在電荷沒(méi)有放完,再次啟動(dòng)時(shí)有啟動(dòng)不了的可能。

5 版圖及測(cè)試結(jié)果

本文介紹的電壓基準(zhǔn)源采用CSMC 0.5 μm,兩層POLY,一層金屬的CMOS工藝實(shí)現(xiàn),已經(jīng)成功流片。該工藝的閾值電壓分別為N管0.87 V,P管-0.97 V。由于產(chǎn)生PTAT電流的2個(gè)P型管存在失調(diào)會(huì)導(dǎo)致2支路不平衡,版圖匹配技術(shù)可以減少失調(diào),在版圖中可以增加虛擬晶體管使匹配晶體管間的環(huán)境相同來(lái)減少失調(diào),同時(shí),晶體管M7要在一個(gè)獨(dú)立的N阱中,使與M6的偏置條件一樣來(lái)減少失調(diào)。二極管可以用CMOS工藝中寄生的PNP三極管實(shí)現(xiàn),N阱中的P+區(qū)作為發(fā)射區(qū),N阱本身作為基區(qū),P型稱(chēng)底作為集電區(qū),電阻采用具有負(fù)溫度系數(shù)的高阻POLY2電阻,方塊阻值為2 kΩ/□,節(jié)省面積。電壓基準(zhǔn)的版圖如圖4所示,版圖面積為:490μm×75μm-0.036 75 mm2。

芯片在Micromanipulator 8860高精度探針臺(tái)和高精度溫度控制臺(tái)上進(jìn)行測(cè)試,測(cè)試儀器為Agilent4155A半導(dǎo)體參數(shù)分析儀,芯片測(cè)試結(jié)果小結(jié)如表1所示。

圖5是不同溫度下輸入電源電壓與輸出基準(zhǔn)電壓的關(guān)系圖。當(dāng)電源電壓大于2.5 V時(shí),電壓基準(zhǔn)電路開(kāi)始正常工作,由于用了共源共柵結(jié)構(gòu)來(lái)提高電源抑止比,最小輸入電壓降不下去。在測(cè)量的80顆芯片中,輸出電壓的平均值為1.211 V,最小值為1.172 V,最大值為1.244 V,與仿真結(jié)果1.251 V相近,誤差主要來(lái)自三極管模型的誤差以及PTAT支路匹配管的失調(diào)。在2.5~6 V的工作電壓范圍內(nèi),測(cè)得的線(xiàn)性電壓調(diào)整率平均值為0.025%,最小值為0.021%,最大值為0.042%。

圖6是不同溫度下電壓基準(zhǔn)電路消耗電流與電源電壓的關(guān)系。電壓基準(zhǔn)電路在正常工作時(shí)消耗電流與電源電壓無(wú)關(guān),與溫度成比例。在20~100℃之間,室溫下工作時(shí)消耗電流小于250 nA,100℃時(shí)工作電流不超過(guò)380 nA,與仿真結(jié)果吻合。在6 V工作電壓下,最大功耗不超過(guò)2.28μW。

圖7是芯片的輸出電壓與溫度的關(guān)系圖?;鶞?zhǔn)電壓溫度系數(shù)的漂移受工藝參數(shù)的影響,如負(fù)溫度特性三極管的Vbe溫度系數(shù)在圓片不同位置,不同lot中的變化,PTAT匹配晶體管版圖上的失調(diào)等。在測(cè)試的80顆芯片中,溫度在20~100℃之間變化時(shí),溫度系數(shù)在50 ppm/℃以下的有43顆,50~100 ppm/℃的有34顆,100~150 ppm的有4顆。

6 結(jié) 語(yǔ)

本文利用工作在弱反型區(qū)的晶體管特性設(shè)計(jì)一款最大消耗電流不超過(guò)380 nA的電壓基準(zhǔn)電路,功耗低,面積小。測(cè)試結(jié)果表明,電源電壓由2.5~6 V變化時(shí),線(xiàn)性調(diào)整率平均為0.025%,溫度在20~100℃之間變化時(shí),測(cè)得的平均溫度系數(shù)是64 ppm/℃。但是該電壓基準(zhǔn)電路由于采用了共源共柵結(jié)構(gòu),最小工作電壓2.5 V有點(diǎn)偏高,采用低壓共源共柵結(jié)構(gòu)將會(huì)獲得更優(yōu)的性能。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀(guān)點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車(chē)的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車(chē)技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車(chē)工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車(chē)。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車(chē) 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶(hù)希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱(chēng),數(shù)字世界的話(huà)語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱(chēng)"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉