Xilinx 推出新版XtremeDSP開發(fā)工具
[導(dǎo)讀]賽靈思公司（Xilinx）今天宣布其8.2 版本的XtremeDSP™開發(fā)工具上市。這些工具包括System Generator for DSP及AccelDSP™，其特色在于已優(yōu)化的DSP支持賽靈思Virtex™-5 LX 和 LXT，它們是業(yè)內(nèi)唯一的65nm FPGA。
賽靈思公司（Xilinx）今天宣布其8.2 版本的XtremeDSP™開發(fā)工具上市。這些工具包括System Generator for DSP及AccelDSP™，其特色在于已優(yōu)化的DSP支持賽靈思Virtex™-5 LX 和 LXT，它們是業(yè)內(nèi)唯一的65nm FPGA。新版軟件工具使那些即使不熟悉FPGA的DSP系統(tǒng)設(shè)計(jì)工程師及算法開發(fā)工程師也能夠設(shè)計(jì)、仿真和驗(yàn)證DSP系統(tǒng)。而且與前一代Virtex-4 LX FPGA相比，新的開發(fā)工具可降低功耗達(dá)40%，DSP性能提高10%并極大地減少了面積。
“我們一直致力于為客戶提供世界級(jí)DSP設(shè)計(jì)工具及方法，這一戰(zhàn)略的實(shí)施正為我們的DSP客戶帶去巨大的利益?！辟愳`思公司處理方案部副總裁兼總經(jīng)理Omid Tahernia說：“System Generator 和AccelDSP開發(fā)工具及Virtex-5 FPGA是我們解決方案策略的核心部分。此外，它們提供業(yè)內(nèi)最高DSP性能、最低DSP功耗及最小的面積，開發(fā)時(shí)間比傳統(tǒng)的RTL設(shè)計(jì)方法縮短5到30倍。我們正幫助客戶在他們的市場(chǎng)上獲得重大的競(jìng)爭(zhēng)優(yōu)勢(shì)?！?
除了支持Virtex-5 LX 及 LXT FPGA之外，8.2版本的AccelDSP及System Generator也支持賽靈思的較低成本Spartan-3E FPGA產(chǎn)品系列。這些FPGA比較適用于像寬帶接入及家庭聯(lián)網(wǎng)這樣的成本敏感型應(yīng)用。這些應(yīng)用不僅需要XtremeDSP技術(shù)的并行處理能力，而且需要最低的邏輯成本，以便集成像接口、外圍設(shè)備及控制邏輯這樣的附加系統(tǒng)功能。
新型8.2版本System Generator使DSP系統(tǒng)和算法開發(fā)商—不用寫VHDL或Verilog編程—就能夠利用來自MathWorks的MATLAB 及 Simulink 來開發(fā)他們的設(shè)計(jì)。一旦浮點(diǎn)建模完成，設(shè)計(jì)工程師采用賽靈思的比特及周期精確工具箱對(duì)其進(jìn)行量化并自動(dòng)生成HDL/RTL、用于賽靈思FPGA的網(wǎng)表或完整的比特流，包括新的Virtex-5 LX 和 LXT器件。最后，設(shè)計(jì)工程師在Simulink環(huán)境內(nèi)采用高帶寬硬件在環(huán)仿真來驗(yàn)證并調(diào)試實(shí)際FPGA上的設(shè)計(jì)。這次發(fā)布的新品是FIR Compiler 2.0。這種參數(shù)化FIR濾波器編譯器通過添加用于多速率濾波器的對(duì)稱系數(shù)優(yōu)化來擴(kuò)展了以前的版本，從而把DSP48資源減少達(dá)50%。
AccelDSP是業(yè)內(nèi)使DSP設(shè)計(jì)工程師采用MATLAB開發(fā)算法并把它們綜合到RTL之中的唯一工具。該工具使提供定點(diǎn)MATLAB及C/C++仿真模型兩者的自動(dòng)浮點(diǎn)到定點(diǎn)生成成為可能。它也能提供算法探索，從而讓工程師在采樣率、性能及面積之間進(jìn)行折衷，并提供自動(dòng)化測(cè)試基準(zhǔn)生成。一旦采用AccelDSP 工具生成RTL，System Generator庫(kù)模塊可被創(chuàng)建以集成到更大的系統(tǒng)之中。新發(fā)布的8.2版本包含AccelWare™ 算法 IP。
此外，當(dāng)單獨(dú)采購(gòu)時(shí)，針對(duì)AccelDSP的新定價(jià)和封裝使工具成本節(jié)省了50%；當(dāng)作為完整的基于模型的設(shè)計(jì)軟件封裝的一部分采購(gòu)時(shí)，工具成本節(jié)省了60%。
Virtex-5 LX 及 LXT FPGA是全球首批上市的65nm FPGA，也是不斷拓展的賽靈思XtremeDSP器件產(chǎn)品線中的最新成員。它們是開發(fā)也需要大量邏輯資源的高性能DSP應(yīng)用的理想選擇，以便集成用于諸如高清晰度H.264編碼器運(yùn)動(dòng)估值電路這樣的高速I/O功能。其特色在于具有多達(dá)192個(gè)專用DSP48E邏輯片 (每一片含有一個(gè)18x25的乘法器和一個(gè)48位加法器)，這些邏輯片能以高達(dá)550 MHz的速度運(yùn)行并且每100 MHz的動(dòng)態(tài)功耗僅為1.38mW，Virtex-5 FPGA十分適用于作為ASIC的替代或DSP協(xié)處理器。DSP48E邏輯片形成了許多高性能DSP應(yīng)用的核心，這是因?yàn)樗鼈兡軌虮贿B接起來以開發(fā)高度并行的DSP數(shù)據(jù)路徑。Virtex-5 LXT FPGA在業(yè)內(nèi)首次集成了低功耗串行收發(fā)器、內(nèi)置PCI Express®端點(diǎn)塊及以太網(wǎng)媒體接入控制器模塊。
單獨(dú)購(gòu)買System Generator的起價(jià)為995美元且AccelDSP的定價(jià)為4,995美元。8.2版本的System Generator和AccelDSP目前均有現(xiàn)貨供應(yīng)。可分別在以下兩個(gè)站點(diǎn)www.xilinx.com/cn/system_generator 和www.xilinx.com/cn/acceldsp 獲得30天的免費(fèi)試用。
作為賽靈思生產(chǎn)力優(yōu)勢(shì)(XPA)計(jì)劃一部分，兩款新型XtremeDSP入門捆綁工具包也已推出，從而使DSP系統(tǒng)工程師及算法開發(fā)工程師更易訪問完整的從前端到后端工具流。針對(duì)基于模型設(shè)計(jì)的XtremeDSP XPA包括AccelDSP、System Generator、具有ISIM的集成軟件環(huán)境(ISE™)基金及四天培訓(xùn)總計(jì)9,500美元。針對(duì)基于MATLAB設(shè)計(jì)的XtremeDSP XPA包括AccelDSP、AccelWare通訊及高級(jí)Math工具套件、具有ISIM的ISE基金和兩天培訓(xùn)總計(jì)19,995美元。
“我們一直致力于為客戶提供世界級(jí)DSP設(shè)計(jì)工具及方法，這一戰(zhàn)略的實(shí)施正為我們的DSP客戶帶去巨大的利益?！辟愳`思公司處理方案部副總裁兼總經(jīng)理Omid Tahernia說：“System Generator 和AccelDSP開發(fā)工具及Virtex-5 FPGA是我們解決方案策略的核心部分。此外，它們提供業(yè)內(nèi)最高DSP性能、最低DSP功耗及最小的面積，開發(fā)時(shí)間比傳統(tǒng)的RTL設(shè)計(jì)方法縮短5到30倍。我們正幫助客戶在他們的市場(chǎng)上獲得重大的競(jìng)爭(zhēng)優(yōu)勢(shì)?！?
除了支持Virtex-5 LX 及 LXT FPGA之外，8.2版本的AccelDSP及System Generator也支持賽靈思的較低成本Spartan-3E FPGA產(chǎn)品系列。這些FPGA比較適用于像寬帶接入及家庭聯(lián)網(wǎng)這樣的成本敏感型應(yīng)用。這些應(yīng)用不僅需要XtremeDSP技術(shù)的并行處理能力，而且需要最低的邏輯成本，以便集成像接口、外圍設(shè)備及控制邏輯這樣的附加系統(tǒng)功能。
新型8.2版本System Generator使DSP系統(tǒng)和算法開發(fā)商—不用寫VHDL或Verilog編程—就能夠利用來自MathWorks的MATLAB 及 Simulink 來開發(fā)他們的設(shè)計(jì)。一旦浮點(diǎn)建模完成，設(shè)計(jì)工程師采用賽靈思的比特及周期精確工具箱對(duì)其進(jìn)行量化并自動(dòng)生成HDL/RTL、用于賽靈思FPGA的網(wǎng)表或完整的比特流，包括新的Virtex-5 LX 和 LXT器件。最后，設(shè)計(jì)工程師在Simulink環(huán)境內(nèi)采用高帶寬硬件在環(huán)仿真來驗(yàn)證并調(diào)試實(shí)際FPGA上的設(shè)計(jì)。這次發(fā)布的新品是FIR Compiler 2.0。這種參數(shù)化FIR濾波器編譯器通過添加用于多速率濾波器的對(duì)稱系數(shù)優(yōu)化來擴(kuò)展了以前的版本，從而把DSP48資源減少達(dá)50%。
AccelDSP是業(yè)內(nèi)使DSP設(shè)計(jì)工程師采用MATLAB開發(fā)算法并把它們綜合到RTL之中的唯一工具。該工具使提供定點(diǎn)MATLAB及C/C++仿真模型兩者的自動(dòng)浮點(diǎn)到定點(diǎn)生成成為可能。它也能提供算法探索，從而讓工程師在采樣率、性能及面積之間進(jìn)行折衷，并提供自動(dòng)化測(cè)試基準(zhǔn)生成。一旦采用AccelDSP 工具生成RTL，System Generator庫(kù)模塊可被創(chuàng)建以集成到更大的系統(tǒng)之中。新發(fā)布的8.2版本包含AccelWare™ 算法 IP。
此外，當(dāng)單獨(dú)采購(gòu)時(shí)，針對(duì)AccelDSP的新定價(jià)和封裝使工具成本節(jié)省了50%；當(dāng)作為完整的基于模型的設(shè)計(jì)軟件封裝的一部分采購(gòu)時(shí)，工具成本節(jié)省了60%。
Virtex-5 LX 及 LXT FPGA是全球首批上市的65nm FPGA，也是不斷拓展的賽靈思XtremeDSP器件產(chǎn)品線中的最新成員。它們是開發(fā)也需要大量邏輯資源的高性能DSP應(yīng)用的理想選擇，以便集成用于諸如高清晰度H.264編碼器運(yùn)動(dòng)估值電路這樣的高速I/O功能。其特色在于具有多達(dá)192個(gè)專用DSP48E邏輯片 (每一片含有一個(gè)18x25的乘法器和一個(gè)48位加法器)，這些邏輯片能以高達(dá)550 MHz的速度運(yùn)行并且每100 MHz的動(dòng)態(tài)功耗僅為1.38mW，Virtex-5 FPGA十分適用于作為ASIC的替代或DSP協(xié)處理器。DSP48E邏輯片形成了許多高性能DSP應(yīng)用的核心，這是因?yàn)樗鼈兡軌虮贿B接起來以開發(fā)高度并行的DSP數(shù)據(jù)路徑。Virtex-5 LXT FPGA在業(yè)內(nèi)首次集成了低功耗串行收發(fā)器、內(nèi)置PCI Express®端點(diǎn)塊及以太網(wǎng)媒體接入控制器模塊。
單獨(dú)購(gòu)買System Generator的起價(jià)為995美元且AccelDSP的定價(jià)為4,995美元。8.2版本的System Generator和AccelDSP目前均有現(xiàn)貨供應(yīng)。可分別在以下兩個(gè)站點(diǎn)www.xilinx.com/cn/system_generator 和www.xilinx.com/cn/acceldsp 獲得30天的免費(fèi)試用。
作為賽靈思生產(chǎn)力優(yōu)勢(shì)(XPA)計(jì)劃一部分，兩款新型XtremeDSP入門捆綁工具包也已推出，從而使DSP系統(tǒng)工程師及算法開發(fā)工程師更易訪問完整的從前端到后端工具流。針對(duì)基于模型設(shè)計(jì)的XtremeDSP XPA包括AccelDSP、System Generator、具有ISIM的集成軟件環(huán)境(ISE™)基金及四天培訓(xùn)總計(jì)9,500美元。針對(duì)基于MATLAB設(shè)計(jì)的XtremeDSP XPA包括AccelDSP、AccelWare通訊及高級(jí)Math工具套件、具有ISIM的ISE基金和兩天培訓(xùn)總計(jì)19,995美元。
下載文檔
