Virtex-6 LX760(賽靈思)

賽靈思公司宣布第一批Virtex-6 LX760系列FPGA已經(jīng)開始發(fā)貨上市。隨著這款擁有即時設(shè)計(jì)工具支持的行業(yè)最大容量FPGA的上市，那些需要單純大容量邏輯和行業(yè)領(lǐng)先I/O性能的賽靈思客戶，將能夠利用賽靈思ISE® 設(shè)計(jì)套件11.4版本立即開始進(jìn)行項(xiàng)目設(shè)計(jì)開發(fā)。

Synopsys公司副總裁和Synplicity業(yè)務(wù)部門總經(jīng)理Gary Meyers表示：“Virtex-6 LX760 器件所提供的邏輯密度比前一代最大的Virtex-5 器件高出2.5倍以上，因此，隨著我們轉(zhuǎn)入新一代快速原型（Rapid Prototyping）平臺，Virtex-6 LX760新一代器件自然成為我們的首選。我們很高興能夠成為第一批獲得Virtex-6 LX760 器件的客戶， 這將使得我們大大加快產(chǎn)品開發(fā)的腳步，確保我們的客戶能夠盡早獲得最先進(jìn)的原型平臺。”

對于任何需要密集計(jì)算性能和高邏輯密度的應(yīng)用來說，Virtex-6 LX760 器件是非常理想的選擇。例如，這一新的高性能器件，極大地?cái)U(kuò)展了利用單個FPGA器件可以模擬或進(jìn)行原型設(shè)計(jì)的ASIC規(guī)模范圍。除了高邏輯容量，LX760器件還提供比市場上同類FPGA產(chǎn)品更多的I/O數(shù)量，以減輕工程師在多個FPGA上分割一個大的ASIC網(wǎng)表時所遇到的挑戰(zhàn)。同時，最新版ISE 11.4版設(shè)計(jì)套件可降低30%的編譯時間，支持大型的、復(fù)雜的且高效利用的Virtex-6設(shè)計(jì)， 并能通過增加工程師一天之內(nèi)反復(fù)設(shè)計(jì)的次數(shù)，大幅提高生產(chǎn)力。

賽靈思高級營銷總監(jiān)Patrick Dorsey說：“行業(yè)最大FPGA的發(fā)貨，充分顯示了賽靈思在40nm工藝技術(shù)節(jié)點(diǎn)推出最先進(jìn)架構(gòu)的能力。作為行業(yè)領(lǐng)先的FPGA產(chǎn)品，Virtex FPGA的每一后續(xù)產(chǎn)品系列， 都能夠通過提供更強(qiáng)大的功能和更高的性能， 協(xié)助我們的客戶更加快速地為市場帶來層出不窮的新應(yīng)用?！?/p>

Virtex-6 LX760 器件具有行業(yè)領(lǐng)先的I/O數(shù)量和嵌入式存儲器，擁有1,200 個SelectIO 引腳和25,920 Kbits的Block RAM，以滿足系統(tǒng)分區(qū)和數(shù)據(jù)緩沖的需求。為了滿足那些需要最高邏輯和嵌入式存儲器需求的應(yīng)用的需求，LX760器件針對高速串行收發(fā)器的各方面進(jìn)行了平衡優(yōu)化，以達(dá)到更高的I/O、邏輯和嵌入式存儲容量。

關(guān)于Virtex-6 FPGA系列
基于采用第三代Xilinx ASMBL™ 架構(gòu)的聯(lián)華電子 ( UMC )40nm制造工藝，Virtex-6 FPGA系列還擁有新一代開發(fā)工具和Virtex-5 系列FPGA已有的廣泛IP庫的支持，確?？蛻裟軌蛱岣哐邪l(fā)生產(chǎn)力， 并順利進(jìn)行設(shè)計(jì)移植。 與市場上同類廠商提供的40nm FPGA產(chǎn)品相比，新的Virtex-6 FPGA系列器件性能提高15%，功耗降低50%。其核心運(yùn)作電壓為1.0v，同時還有0.9v的低功耗方案選項(xiàng)。
Virtex- 6 FPGA系列包括三個面向應(yīng)用領(lǐng)域而優(yōu)化的FPGA平臺，分別提供了不同的特性和功能組合來更好地滿足不同客戶應(yīng)用的需求：
• Virtex-6 LXT FPGA — 針對各種需要高性能邏輯、DSP以及低功耗GTX 6.5Gbps串行收發(fā)器串行連接的應(yīng)用而優(yōu)化。
• Virtex-6 SXT FPGA — 針對各種需要超高性能DSP以及低功耗GTX 6.5Gbps串行收發(fā)器串行連接能力的應(yīng)用而優(yōu)化。
• Virtex-6 HXT FPGA — 針對各種需要最高的串行連接能力，多達(dá)64個串行收發(fā)器，以及可支持高達(dá)11.2Gbps帶寬的通信應(yīng)用而優(yōu)化。

Virtex-6系列與45nm Spartan®-6系列均是賽靈思目標(biāo)設(shè)計(jì)平臺的芯片基礎(chǔ)，該平臺讓工程師在確保采用ISE設(shè)計(jì)套件以及第三方綜合、模擬和信號集成工具、參考設(shè)計(jì)和IP進(jìn)行片上系統(tǒng) (SoC) 開發(fā)時所需的最低功耗水平的同時， 大大縮短達(dá)到最高系統(tǒng)性能水平所需的時間。支持兩大系列的開發(fā)套件現(xiàn)已供貨。