微機繼電保護技術不斷發(fā)展，使用的算法也日趨復雜，與網(wǎng)絡的通信和前沿的監(jiān)測都希望由保護裝置實現(xiàn)，這對繼電保護硬件的速度和處理能力提出了更高的要求。DSP技術的不斷發(fā)展使其在電力系統(tǒng)中逐漸得到了廣泛的運用，為開發(fā)處理能力強大的微機保護系統(tǒng)奠定了基礎。
DSP雖然在算法處理上功能強大，但其控制功能較弱。而CPLD的強項在于時序和邏輯控制。
在微機繼電保護系統(tǒng)中，需配備時鐘芯片，以使系統(tǒng)的保護動作、事件變位、告警信息的時間得到記錄和上傳，便于以后進行事故分析和處理。而目前較常用的時鐘芯片一般以Intel總線時序工作，硬件上存在地址和數(shù)據(jù)線復用的特點，在保護裝置中如果采用DSP作控制器，會出現(xiàn)DSP地址和數(shù)據(jù)線無法與時鐘芯片直接配合的情況，這時通過CPLD的可編程邏輯控制模擬時鐘芯片的工作時序。系統(tǒng)中其他外圍電路的控制方法和原理與時鐘芯片完全類似，以此方法可以搭建一個通用性強、性能穩(wěn)定的硬件平臺，再通過各種具體的保護應用軟件，從而實現(xiàn)各種具體功能的微機保護裝置。
2 裝置的硬件設計
2.1 微機保護裝置總體結構
微機保護裝置總體結構如圖1所示，主要由數(shù)據(jù)處理單元(DSP)、數(shù)據(jù)采集單元(A／D轉(zhuǎn)換器)、人機接口單元(MMI模塊)以及開入開出單元等組成。其中，DSP選用TI公司的TMS320VC33，CPLD采用Altera公司的EPM3256A，A／D轉(zhuǎn)換器采用AnalogDevice公司的AD676，時鐘芯片采用Dallas公司的DS12CR887。
2.2 DSl2CR887與TMS320VC33的硬件接口
時鐘芯片的接口原理圖如圖2所示，為使系統(tǒng)硬件結構簡單，軟件易于實現(xiàn)，由CPLD產(chǎn)生時鐘芯片所需的時序信號，以控制時鐘芯片的讀寫。DSP數(shù)據(jù)總線直接引人DS12CR887地址數(shù)據(jù)總線，部分地址總線及控制線PAGE3、時鐘輸出H1等經(jīng)CPLD輸出到DS12CR887所需的控制線引腳。
3 DS12CR887的特性和功能
3.1 性能特點
DS12CR887實時時鐘芯片功能豐富，其正常工作電壓為3.3 V，工作電壓范圍為2.97 V～3.63 V，是應用在DSP硬件電路中的理想時鐘芯片。DSl2CR887的具體的特性如下：
(1) 具有10字節(jié)RAM用來存儲時間信息。能夠自動產(chǎn)生年、月、日、時、分、秒、星期等時間信息，并且有時、分、秒的鬧鈴功能，溫度25℃時每個月的時間誤差在±1分鐘以內(nèi)。
(2) 內(nèi)部自帶電池，外部掉電時，溫度25℃時其內(nèi)部時間信息能夠保持5年之久。
(3) 對于一天內(nèi)的時間記錄，有12小時制和24小時制兩種模式。在12小時制模式中，用AM和PM區(qū)分上午和下午。
(4) 時間有二進制數(shù)和BCD碼兩種表示方法。
(5) 內(nèi)置128字節(jié)RAM，其中10字節(jié)RAM用來存儲時間信息，4字節(jié)RAM用來存儲控制信息，稱為控制寄存器，114字節(jié)的通用RAM可供用戶使用。
(6) 用戶還可對DS12C887進行編程以實現(xiàn)多種方波輸出，并可對其內(nèi)部的三路中斷通過軟件進行屏蔽。
3.2 內(nèi)部RAM及寄存器功能
DS12CR887片內(nèi)地址空間為00H～7FH，其中00H為秒單元，01H為鬧秒單元，02H為分鐘單元，03H為鬧分單元，04H為時單元，05H為鬧時單元，06H為星期單元，07H為日單元，08H為月單元，09H為年單元，0AH～0DH單元分別為控制寄存器A、B、C、D。0EH～7FH為用戶RAM區(qū)，可用來在系統(tǒng)掉電時保存數(shù)據(jù)。通過訪問A、B、C、D四個寄存器，可隨時設置和了解DS12CR887的工作方式。
3.3 引腳功能
DS12CR887的引腳排列如圖2所示。各引腳的功能說明如下：
GND、VCC：工作電源。其中VCC接+3.3 V輸入，GND接地，當VCC的輸入小于+2.97 V時DS12CR887會自動將電源切換到內(nèi)部自帶的鋰電池上，以保證內(nèi)部時鐘電路能正常工作，但此時不能讀寫數(shù)據(jù)。
MOT：模式選擇引腳。DA12CR887有兩種工作模式，即Motorola模式和Intel模式，MOT接VCC選用Motorola模式；MOT接GND時，選用Intel模式。本文主要討論Intel模式。
SQW：方波輸出引腳。用戶可以通過對控制寄存器編程獲得13種方波信號輸出。
AD0～AD7：復用地址數(shù)據(jù)總線。該總線采用時分復用技術，在總線周期的前半部分，出現(xiàn)在AD0～AD7上的是地址信息，用于選通DS12CR887的RAM，而在總線周期的后半部分，出現(xiàn)在AD0～AD7上的是數(shù)據(jù)信息。
AS：地址選通輸入引腳。在進行讀寫操作時，AS的下降沿將AD0～AD7的地址信息鎖存至DS12CR887。
DS：數(shù)據(jù)選擇或讀輸入引腳。該引腳有兩種工作模式，選用Intel工作模式時，該引腳是讀使能輸入引腳，即Read Enable。
R／W：讀／寫輸入引腳。該引腳也有兩種工作模式，選用Intel模式時，該引腳可作為寫使能輸入，即Write Enable。
CS：片選輸入引腳。低電平有效。
IRQ：中斷請求輸出引腳。低電平有效。
RESET：復位輸入引腳。低電平有效，該引腳有效對DS12CR887的時鐘、日歷和RAM中的內(nèi)容無影響，僅對內(nèi)部控制寄存器有影響，在典型應用中，RESET可以直接接至VCC，這樣可以保證在DS12CR887掉電時，其內(nèi)部控制寄存器不受影響。
4 時序分析及軟件功能的實現(xiàn)
DS12CR887有兩種接口總線時序工作方式，此系統(tǒng)中DSl2CR887工作在Intel總線時序方式，其寫命令時序如圖3所示，讀命令時序如圖4所示。
從DS12CR887的時序圖可以看出，在一次讀或?qū)懖僮髦?，地址／?shù)據(jù)復用總線上先出現(xiàn)地址，后出現(xiàn)數(shù)據(jù)。寫操作時，當片選信號CS有效時，地址鎖存信號AS的下降沿將AD0～AD7上的數(shù)據(jù)鎖存作為地址(AS高電平的寬度PWASH不小于45 ns時，鎖存地址有效)；隨后讀寫信號R／W為低電平(低電平寬度PWEH不小于90 ns)，在R／W的上升沿將AD0～AD7上的數(shù)據(jù)寫入DSl2CR887，在R／W的上升沿要求AD0～AD7的數(shù)據(jù)穩(wěn)定時間不為小于70ns(即tdsw>70 ns)，通過上述時序，才完成一次寫操作。讀操作同樣首先將數(shù)據(jù)線(AD0～AD7)上的信號鎖存為DS12CR887需要的地址，然后DS12CR887才能在AD0～AD7上輸出有效數(shù)據(jù)。
DSP TMS320VC33在一次操作中，數(shù)據(jù)線輸出數(shù)據(jù)，地址線輸出地址。從這個特點出發(fā)，設想用TMS320VC33的兩次操作產(chǎn)生的時序來完成DS12CR887的一次操作。具體思路如下：首先在TMS320VC33的數(shù)據(jù)線D0～D7上輸出DS12CR887需要的地址：如果是寫操作，經(jīng)過一定延遲后在數(shù)據(jù)線D0～D7上輸出需要寫入到DS12CR887的數(shù)據(jù)：如果是讀操作，則經(jīng)過一定延遲后通過數(shù)據(jù)線D0～D7讀人數(shù)據(jù)。
下面給出CPLD中的源程序，采用Verilog HDL語言編寫。其中Address[5：0]分別對應A21、A20、A3、A2、A1、A0；在DSP的程序中設置總線控制寄存器為軟件等待2個H1時鐘周期。
DSP源程序采用C語言編寫，讀寫時鐘芯片所分配地址如下：
5 結束語
由于DS12CR887是地址／數(shù)據(jù)復用總線時序，與DSP的讀寫時序不同，所以在接口設計時對DSP、時鐘芯片的時序分析就非常重要。與時鐘的控制類似，此系統(tǒng)可以方便地控制人機接口、A／D采樣、開關量等外圍接口電路。DSP+CPLD系統(tǒng)可以搭建簡單、穩(wěn)定、靈活的微機保護系統(tǒng)硬件平臺。在此硬件平臺上已成功開發(fā)出微機保護系統(tǒng)軟件．取得了良好的效果。
下載文檔
