基于DSP的線陣CCD實(shí)時(shí)測(cè)量系統(tǒng)設(shè)計(jì)

對(duì)于CCD光積分信號(hào)的處理，目前有很多種方法。DSP作為專用的數(shù)字信號(hào)處理芯片應(yīng)用于ccD信號(hào)的處理，可以實(shí)現(xiàn)在線實(shí)時(shí)高速測(cè)量。將DSP處理系統(tǒng)與輸入輸出系統(tǒng)結(jié)合，可以使普通測(cè)量系統(tǒng)脫離對(duì)于計(jì)算機(jī)的依賴，擺脫長(zhǎng)距離信號(hào)傳輸?shù)母蓴_問(wèn)題和計(jì)算機(jī)接口速度的瓶頸。DSP(數(shù)字信號(hào)處理器)是一種具有高速性、實(shí)時(shí)性和豐富的芯片內(nèi)部資源的處理器，它的出現(xiàn)為人們解決這個(gè)難題提供了一條新的道路。本文將以型號(hào)為TMS320F206PZA的DSP為例，結(jié)合 ADC器件ADS803E，介紹DSP在線陣CCD測(cè)量系統(tǒng)中的應(yīng)用。

1 系統(tǒng)結(jié)構(gòu)

整體系統(tǒng)結(jié)構(gòu)如圖1所示。

從系統(tǒng)結(jié)構(gòu)圖中可見(jiàn)，本系統(tǒng)由CPLD產(chǎn)生CCD驅(qū)動(dòng)脈沖及系統(tǒng)全局同步脈沖信號(hào)，控制其他器件的選通。A／D器件將CCD測(cè)量信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，經(jīng)由數(shù)據(jù)總線存入緩存器，在CPLD的控制下，進(jìn)入DSP進(jìn)行數(shù)據(jù)處理，DSP將處理結(jié)果輸出到鎖存器進(jìn)行輸出鎖存，最后由七段數(shù)碼管實(shí)時(shí)顯示最終測(cè)量結(jié)果。本系統(tǒng)在最終輸出位置放置了蜂鳴器以進(jìn)行輸出結(jié)果超出警戒值的報(bào)警。

2 硬件組成

本系統(tǒng)的硬件結(jié)構(gòu)由2部分組成，一部分是線陣CCD攝像頭，另一部分是CCD的驅(qū)動(dòng)電路以及基于DSP的信號(hào)處理電路。

本系統(tǒng)作為非接觸測(cè)量裝置，以東芝公司生產(chǎn)的TCD1206型CCD作為感光元件，它具有2 160個(gè)有效像敏單元，每個(gè)像元尺寸為14 μm×14 μm，精度較高。

CCD傳感器的光敏單元受光的激發(fā)將光信號(hào)轉(zhuǎn)化為電信號(hào)并在外部驅(qū)動(dòng)脈沖的作用下輸出。CCD輸出的信號(hào)為離散的模擬脈沖序列，模擬信號(hào)先由運(yùn)算放大器對(duì)輸出信號(hào)OS和輔助輸出信號(hào)DOS進(jìn)行差分放大，然后由ADC轉(zhuǎn)換為數(shù)字信號(hào)。本系統(tǒng)中采用的A／D芯片是Burr-Brown公司生產(chǎn)的ADS803E，它是12位A／D芯片，速度可以達(dá)到5 MHz，完全勝任驅(qū)動(dòng)頻率為1 MHz的CCD信號(hào)的處理工作，它具有速度快，體積小，驅(qū)動(dòng)信號(hào)簡(jiǎn)單等優(yōu)點(diǎn)，是針對(duì)CCD信號(hào)處理設(shè)計(jì)的A／D芯片。每個(gè)光積分周期中，有2 160個(gè)模擬脈沖序列需要進(jìn)行轉(zhuǎn)換，A／D轉(zhuǎn)換之后的數(shù)據(jù)，通過(guò)數(shù)據(jù)總線輸入到SRAM中進(jìn)行緩存，本系統(tǒng)的SRAM采用的是現(xiàn)代公司生產(chǎn)的6 264芯片，它是8 k×8 bit的存儲(chǔ)器，所以，對(duì)于12 bitA／D輸出數(shù)據(jù)需要2片SRAM并聯(lián)來(lái)存儲(chǔ)所有數(shù)據(jù)。當(dāng)全部像敏單元信號(hào)轉(zhuǎn)化結(jié)束之后，A／D器件停止工作，同時(shí)將DSP選通工作，將SRAM中的所有數(shù)據(jù)通過(guò)數(shù)據(jù)總線讀取到DSP片內(nèi)的數(shù)據(jù)存儲(chǔ)器內(nèi)。DSP對(duì)于所有數(shù)據(jù)根據(jù)片內(nèi)數(shù)據(jù)處理程序進(jìn)行處理，并將處理結(jié)果通過(guò)鎖存器由數(shù)碼管進(jìn)行輸出。

3 軟件設(shè)計(jì)

DSP中的數(shù)據(jù)處理程序是整個(gè)系統(tǒng)的關(guān)鍵部分。程序流程圖如圖2所示。

在程序中，由于DSP外部中斷時(shí)間周期太長(zhǎng)，并不能適應(yīng)CCD的輸出速度，所以采取查詢方式批量處理數(shù)據(jù)信號(hào)。當(dāng)A／D轉(zhuǎn)換結(jié)束之后，DSP從SRAM中讀取2 160組數(shù)據(jù)存儲(chǔ)在片內(nèi)數(shù)據(jù)存儲(chǔ)空間。首先對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，也就是濾掉波形中的毛刺，剔除實(shí)際應(yīng)用中不可能出現(xiàn)的數(shù)值。然后對(duì)處理過(guò)的數(shù)據(jù)進(jìn)行計(jì)算。由于采用的是12 bit的A／D轉(zhuǎn)換，所以在DSP中，每個(gè)像敏單元的模擬信號(hào)都表示為一個(gè)0到4 095之間的十進(jìn)制數(shù)值，將每個(gè)數(shù)值與預(yù)設(shè)閾值進(jìn)行比較，若高于閾值則將高位寄存器加1，否則將低位寄存器加1。將一組2 160個(gè)數(shù)值都比較完畢之后，低位寄存器的值即是線陣CCD被遮擋而未能感光的像敏單元數(shù)，將此值與CCD像敏單元尺寸14 m相乘，再乘以CCD鏡頭的光學(xué)放大倍率β，即是被測(cè)工件的實(shí)際尺寸。

DSP將最終結(jié)果譯碼之后送到數(shù)據(jù)總線，通過(guò)鎖存器由數(shù)碼管輸出顯示。

4 實(shí)驗(yàn)檢驗(yàn)

為了檢驗(yàn)本系統(tǒng)的實(shí)用性，設(shè)計(jì)了一個(gè)相對(duì)簡(jiǎn)單的實(shí)驗(yàn)：以LED為光源，通過(guò)透鏡組形成平行光照射在檢測(cè)CCD上，用一個(gè)黑色紙條遮光，直接對(duì)照紙條寬度與測(cè)量顯示結(jié)果，這樣可以省略計(jì)算光學(xué)放大率的步驟，經(jīng)測(cè)試發(fā)現(xiàn)，經(jīng)過(guò)校準(zhǔn)，可以達(dá)到被測(cè)物寬度與測(cè)量結(jié)果的線性關(guān)系，精度可以達(dá)到0.1 mm。

5 結(jié)束語(yǔ)

本文介紹的硬件系統(tǒng)可以用在工業(yè)生產(chǎn)的很多方面，只要對(duì)軟件加以改造，就可以實(shí)現(xiàn)不同的測(cè)量功能，例如：工件表面瑕疵檢測(cè)、工件間隙測(cè)量、工件外尺寸測(cè)量、透明工件內(nèi)徑非接觸測(cè)量等。