基于JTAG接口 實現(xiàn)ARM的FPGA在線配置

引 言
    隨著通信技術(shù)的發(fā)展，出現(xiàn)越來越多的無線接人技術(shù)，為了解決不同標(biāo)準(zhǔn)間的互通和兼容，人們提出了軟件無線電(Software Defined Radio，SDR)技術(shù)。SDR技術(shù)要求通信終端具有可重配置能力，根據(jù)特定通信網(wǎng)絡(luò)情況，動態(tài)地改變調(diào)制／解調(diào)、編解碼、交織／解交織等方案。SDR終端的實現(xiàn)往往都是基于可重配置的硬件環(huán)境，如現(xiàn)場可編程邏輯陣列(Field Programmable Gate Array，FPGA)、數(shù)字信號處理器(Digital Signal Processor，DSP)，而不是專用集成電路(Application Specific Integrated Circuit，ASIC)等特定的硬件電路和芯片。在線配置(In Sys—tem Programming，ISP)或者動態(tài)配置FPGA就是一種重要的SDR實現(xiàn)技術(shù)。本文介紹作者開發(fā)實現(xiàn)的一種基于ARM的嵌入式Linux下通過JTAG接口動態(tài)配置FPGA的方法。
    系統(tǒng)使用三星公司基于ARM9的S3C2410處理器芯片，Altera公司CycloneII系列的EP2C70 FPGA芯片，ARM處理器上運行基于S3C2410裁剪后的嵌入式Linux系統(tǒng)，內(nèi)核版本為2．4．18。

1 FPGA的配置方式及配置文件
    Altera公司CycloneII系列FPGA芯片，是Altera公司推出的基于90 nm工藝制造、低成本的FPGA，主要面向數(shù)字終端、手持設(shè)備等對成本敏感的應(yīng)用領(lǐng)域。EP2C70擁有68 416個邏輯單元，115 200位RAM，150個乘法器模塊，是CycloneII系列處理能力最強的芯片。與大部分FPGA一樣，CycloneII系列FPGA的配置信息保存在SRAM中，掉電后就丟失配置信息，每次上電后需要重新配置。CycloneII系列FPGA支持3種配置方式：主動串行(AS)方式、被動串行(PS)方式、JTAG方式。
    在主動串行和被動串行兩種方式中，F(xiàn)PGA芯片支持在配置過程中對配置數(shù)據(jù)進行解壓縮，也就是配置數(shù)據(jù)可以采用壓縮格式存放；而使用JTAG配置時，F(xiàn)PGA芯片不支持解壓縮過程，不能采用壓縮格式的配置數(shù)據(jù)。
    不同的配置方式，往往要求不同格式的配置文件。使用Altera公司提供的QuartusII集成開發(fā)環(huán)境可以生成各種配置文件。QuartusII默認產(chǎn)生．sof和．pof格式的配置文件，基于ARM的嵌入式Linux中對FPGA進行JTAG下載，必須使用．jam或者．jbc格式的配置文件。

2 JTAG接口工作方式
    JTAG接口是一個業(yè)界標(biāo)準(zhǔn)，主要用于芯片測試和配置等功能，使用IEEE Std 1149．1聯(lián)合邊界掃描接口引腳。JTAG最初用于芯片功能的測試，其工作原理是在器件內(nèi)部定義一個測試訪問端口(Test Access Port，TAP)，通過專用的JTAG測試工具對內(nèi)部節(jié)點進行測試和調(diào)試。TAP是一個通用的端口，外部控制器通過TAP可以訪問芯片提供的所有數(shù)據(jù)寄存器和指令寄存器?，F(xiàn)在JTAG接口還常用于芯片的在線配置，對PLD、Flash等器件進行配置。為了完成系統(tǒng)的調(diào)試，任何原型系統(tǒng)都支持JTAG配置方式，因而JTAG配置也就成為最廣泛支持的配置方式。不同廠商和不同型號的絕大部分FPGA芯片都支持JTAG配置方式。在Altera公司的FPGA芯片中，JTAG配置方式比其他任何一種配置方式的優(yōu)先級都高。JTAG允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，實現(xiàn)對各個器件分別測試和配置。
    JTAG接口由4個必需的信號TDI、TD0、TMS和TCK，以及1個可選信號TRST構(gòu)成。

3 Jam STAPL套件
    在嵌入式Linux環(huán)境中，使用JTAG接口配置FP—GA，必須使用標(biāo)準(zhǔn)測試與編程語言(Standard Test AndProgramming Language，STAPL)標(biāo)準(zhǔn)。STAPL是一種專門用于描述可編程邏輯設(shè)備(Programmable Logic De—vice，PLD)配置文件的編程語言，由EIA／JEDEC組織制定標(biāo)準(zhǔn)。使用STAPL描述的配置文件具有通用性，獨立于PLD生產(chǎn)廠商。
    Jam STAPL是Altera公司提供的支持STAPL的套件。使用Jam STAPL進行配置包含兩部分，Jam Player(Jam解釋器或者稱為Jam虛擬機)和Jam配置文件。Jam Player運行在微處理器中，讀取Jam文件并解析Jam文件表達的內(nèi)容，在JTAG接口上產(chǎn)生用于配置的二進制數(shù)據(jù)流并讀取反饋數(shù)據(jù)。
    Jam STAPL的工作方式如圖l所示。利用PLD廠商提供的集成開發(fā)環(huán)境Jam Composer，可以產(chǎn)生Jam配置文件(該文件包含目標(biāo)沒備、應(yīng)用數(shù)據(jù)等完整配置信息，與廠商和配置平臺無關(guān))。然后使用Jam Player解釋并產(chǎn)生JTAG配置數(shù)據(jù)，對JTAG鏈中的各個設(shè)備進行配置。

    使用Jam STAPL進行配置時，針對不用的應(yīng)用和不同的目標(biāo)設(shè)備(不同型號或者不同廠商)，只需要改變Jam配置文件，而無需改變Jam Player。因為Jam Player不包含任何與應(yīng)用或者設(shè)備相關(guān)的信息，它只負責(zé)解析Jam配置文件中的內(nèi)容。它的工作方式與Java編程語言非常相似，Jam P1ayer相當(dāng)于Java虛擬機，而Jam文件相當(dāng)于編譯之后的Java字節(jié)碼文件(．class文件)。Jam配置文件有兩種格式：
    ①ASCII文本格式文件，也就是用STAPL描述的配置源文件，文件后綴名是．jam。該格式便于閱讀和理解，但由于采用ASCII文本編碼，體積較大。
    ②字節(jié)碼(Byte—Code)格式文件，STAPL源文件編譯好之后的字節(jié)碼文件，文件后綴名是“．jbc”。對于同樣的配置信息，該格式比．jam格式體積小，節(jié)省存儲空間；其缺點是，無法直接閱讀其中的配置信息。
    與之對應(yīng)，Jam Player也有兩種：普通Jam Player，負責(zé)對．jam文件的解釋；Jam Byte一Code Player，負責(zé)對．jbc文件的解釋。從AItera官方網(wǎng)站上可以免費下載到用C語言編寫的兩種Player源代碼。

4 系統(tǒng)設(shè)計與實現(xiàn)
4．1 系統(tǒng)硬件設(shè)計
    系統(tǒng)硬件連接方案如圖2所示。系統(tǒng)中只使用JTAG配置方式，所以與AS、PS相關(guān)的nCONFIG、MSELO和MSEL1引腳都不使用，而將nCONFIG拉高，MSELO和MSEL1接地。DATA0和DCLK引腳可以任意配置，在這里都接地。使用S3C2410的通用引腳GPB7、GPB8、GPB9、GPBlO引腳分別作為JTAG接口的TMS、TDl、TCK和TDO。

[!--empirenews.page--]

4．2 系統(tǒng)軟件設(shè)計
4．2．1 生成Jam配置文件
    使用Jam STAPL進行JTAG配置，需要有Jam配置文件。集成開發(fā)環(huán)境QuartusII默認生成的是．sol和．pof格式的配置文件，要生成．jam和．jbc文件，可以使用2種方法：
    第1種方法，在工程編譯之前設(shè)置QuartusII的生成配置文件選項。在QuartusII的主菜單中，選擇【Assign—ments】→【【)evice】菜單，進入【Setting】窗口，單擊“Device&．Pin Options…”按鈕，在彈出的對話框中選擇“Program—ming Files”標(biāo)簽，在該標(biāo)簽頁中選擇．jam或者．jbc文件格式，單擊“0K”按鈕即可。
    第2種方法，編譯完成后利用QuartusII自帶的文件格式轉(zhuǎn)換工具，將．sof或．pof文件轉(zhuǎn)換為．jam或．jbc文件類型。在QuartusII的主菜單中，選擇【File】→【ConvertProgramming Flies】菜單，進入【Convert ProgrammingFiles】窗口。在該窗口的“Programming file type'’中選擇．jam或者．jbc類型，在“File name”中指定文件保存路徑和文件名(默認使用與．sof或．pof同路徑同名)，最后單擊“OK”按鈕，即可生成．jam或者．jbc配置文件。
4．2．2 移植Jam Player
    Altera公司提供的Jam Player源程序文件包含了DOS、Windows和Unix三種平臺的代碼。在類似Unix的Linux平臺中使用，必須進行定制和移植。
    Jam Player源程序組織結(jié)構(gòu)如圖3所示。與配置平臺的I／O處理相關(guān)的功能都安排在jbis—tub．c文件中，使用Jam Player的用戶只需要根據(jù)平臺和硬件環(huán)境修改jbistub．c中的函數(shù)，而不需要修改其他的文件。

    將Jam Player移植到嵌入式Linux中，主要進行下列的定制：
    ①更改平臺預(yù)定義環(huán)境，添加預(yù)處理語句，去除不必要的源代碼；
    ②將JTAG信號映射到具體硬件引腳；
    ③定制錯誤信息輸出方式；
    ④根據(jù)具體微處理器的處理能力，定制延時函數(shù)。
    關(guān)于更詳細的定制和移植過程可參考文獻[7]和[8]。
    為了幫助Jam Player移植過程，Altera公司提供了調(diào)試和驗證使用的idcode文件。該文件有．jam格式和．jbc格式，分別供移植普通Jam Player和Jam Byte一CodePlayer使用。其功能都是讀取目標(biāo)設(shè)備的IDCODE(每種型號的FPGA芯片都有一個與其一一對應(yīng)的IDC0DE，可參見芯片的數(shù)據(jù)手冊)。如果移植成功，Jam Player會將讀取的IDCODE和對應(yīng)的芯片型號打印出來；否則輸出詳細的相關(guān)錯誤信息，以供調(diào)試使用。
4．2．3 JTAG驅(qū)動程序
    由于Jam Player運行在嵌入式Linux環(huán)境中，無法直接訪問ARM芯片的引腳寄存器，也就無法直接操作引腳的輸入輸出。所以還必須為用于JTAG接口的引腳編寫驅(qū)動程序，將它們封裝成Jam Player可以讀寫的字符型文件。
    該驅(qū)動遵守普通Linux字符型文件驅(qū)動編寫規(guī)則，無需向系統(tǒng)申請中斷和實現(xiàn)中斷函數(shù)，最關(guān)鍵的就是對引腳讀寫時，要符合JTAG接口引腳的時序控制。JTAG接口的引腳時序如圖4所示。從圖中可知，對于ARM的JTAG接口，TDI和TMS輸出信號是在TCK時鐘信號的下降沿鎖存的，而TDO反饋信號是在TCK時鐘信號的上升沿有效。

    在驅(qū)動程序中，與操作系統(tǒng)的write和read調(diào)用相對應(yīng)的jtag_write和jtag_read的函數(shù)如下(這兩個函數(shù)實現(xiàn)了JTAG輸入輸出信號的具體操作過程)：

    Jam Player中調(diào)用該驅(qū)動時，在buffer中只提供TMS和TDI信號，如圖5(a)所示。根據(jù)硬件設(shè)計，系統(tǒng)使用的是S3C24lO的GPB端口的7、8、9、10引腳，GPB數(shù)據(jù)寄存器(GPBDAT)的結(jié)構(gòu)如圖5(b)所示。所以將buffer[0]的內(nèi)容寫到GPBDAT寄存器時，需要左移7位；讀取TDO信號時，僅需返回第10位數(shù)據(jù)。
4．2．4 JTAG在線配置的性能和時間
    由于使用JTAG配置不支持配置信息的壓縮形式，JTAG配置的時間只與目標(biāo)芯片的型號有關(guān)，而與具體應(yīng)用無關(guān)。我們在PC系統(tǒng)中已驗證：一個源程序為10行的與門操作應(yīng)用和一個源程序超過6 000行的IEEE802．16物理層實現(xiàn)的應(yīng)用，在QuartusII中使用JTAG下載時，下載配置的時間相同。
    根據(jù)上述嵌入式系統(tǒng)設(shè)計，Jam Player運行在基于S3C2410處理器的Linux環(huán)境中，時鐘頻率為200 MHz，一次配置EP2C70的時間約為70 s。在相同的Jam Player運行環(huán)境下，盡管不同應(yīng)用的Jam文件的大小不同，其配置時間是一樣的。要減少配置時間，可以有3種方法：一是提高運行Jam Player系統(tǒng)的CPU速率；二是修改JamPlayer源程序的代碼，使其執(zhí)行效率更高；三是根據(jù)自身系統(tǒng)設(shè)計，在滿足JTAG引腳時序的前提下，減少驅(qū)動程序的延時操作。

結(jié) 語
    本設(shè)計實現(xiàn)了一種基于ARM處理器的、在嵌入式Linux系統(tǒng)下通過FPGA的JTAG接口對其進行在線配置的方案。該方法設(shè)計簡單，只需將JTAG的4個必需引腳連接；成本低廉，無需額外的配置芯片和設(shè)備(如AlteraEPC系列和EPCS系列)；使用靈活，通過ARM對FPGA進行在線配置；系統(tǒng)無需重啟就可動態(tài)更新FPGA應(yīng)用。在我們的實驗系統(tǒng)環(huán)境中，一次配置的時間約為70s。