米波段DBF體制雷達(dá)數(shù)字接收機(jī)的實(shí)現(xiàn)

 引言
   米波雷達(dá)作用距離遠(yuǎn)、成本低，并且具有較好的反隱身和抗反輻射導(dǎo)彈的能力，是對空情報(bào)雷達(dá)重點(diǎn)發(fā)展的方向之一[1]。采用DBF體制的雷達(dá)，引入空間信號處理技術(shù)，易于實(shí)現(xiàn)低副瓣波束和自適應(yīng)零點(diǎn)，能夠改善傳統(tǒng)體制米波雷達(dá)在測量方位精度、抗干擾能力等方面固有的缺點(diǎn)；它能實(shí)現(xiàn)同時(shí)多波束提高數(shù)據(jù)率，并且波束控制靈活方便，具有很強(qiáng)電子戰(zhàn)能力。
在米波段DBF體制雷達(dá)中采用數(shù)字接收機(jī)，可以直接射頻采樣實(shí)現(xiàn)軟件雷達(dá)，大幅度減少接收前端的設(shè)備量，并具有模擬接收機(jī)不可比擬的穩(wěn)定性。本文提出一種基于CPCI總線的數(shù)字接收機(jī)，它由多塊單板完成10通道數(shù)字接收的板卡－TDRB0、用于實(shí)時(shí)存儲(chǔ)數(shù)字接收后數(shù)據(jù)的SCSI磁盤陣列、提供各種時(shí)序的內(nèi)定時(shí)控制板和連接它們的二次底板組成，并由上位機(jī)軟件加載多塊板卡的程序，并保證多個(gè)數(shù)字接收通道之間采樣的數(shù)據(jù)保持同步。
1 系統(tǒng)及其要求
    由于米波段無線電波的頻率較高，這就要求數(shù)字接收機(jī)的模擬信號輸入頻帶較寬，能夠達(dá)到300Mhz左右的帶寬，使之能夠直接射頻采樣雷達(dá)回波；由于空情雷達(dá)十分重視對遠(yuǎn)距離小目標(biāo)的檢測，這就要求數(shù)字接收機(jī)要具有很高的動(dòng)態(tài)范圍，提高微弱目標(biāo)回波信號的信噪比；對于DBF體制雷達(dá)，就要求數(shù)字接收機(jī)不僅具有多通道同時(shí)同步工作的能力，還要求每個(gè)數(shù)字接收通道具有較強(qiáng)的相似性，并具有幅相校正能力；可達(dá)幾十路甚至上百路的通道數(shù)目，也對系統(tǒng)集成度提出了較高要求，同時(shí)通用化、模塊化的設(shè)計(jì)也有利于系統(tǒng)的可擴(kuò)展性、可靠性和可維護(hù)性。
數(shù)字接收機(jī)在整個(gè)雷達(dá)系統(tǒng)中所處的位置如下圖所示。頻綜提供給數(shù)字接收機(jī)采樣時(shí)鐘，接收前端把天線接收下來的信號經(jīng)過多級濾波放大后送給數(shù)字接收機(jī)。數(shù)字接收機(jī)再把經(jīng)過ADC和數(shù)字下變頻、脈壓之后的數(shù)據(jù)傳給信號處理機(jī)。
 500)this.style.width=500;" border="0" />
 
2 數(shù)字接收機(jī)的設(shè)計(jì)和實(shí)現(xiàn)
 2.1  單塊數(shù)字接收板硬件的設(shè)計(jì)
   數(shù)字接收機(jī)的主要功能模塊為單板完成10通道數(shù)字接收的板卡－TDRB0。TDRB0是基于CPCI總線的標(biāo)準(zhǔn)6U板卡，其單板總體框圖如圖2所示。
 為了直接射頻采樣米波段電波并適應(yīng)錯(cuò)綜復(fù)雜的電磁環(huán)境，數(shù)字接收機(jī)需要很高的工作帶寬和大的動(dòng)態(tài)范圍。這就要求，輸入給ADC信號的帶寬很寬，以及在很寬的帶寬內(nèi)還具有很低的噪聲電平，因此對ADC模塊電路的設(shè)計(jì)要非常小心。TDRB0采用了AD6645作為模數(shù)轉(zhuǎn)換器件。AD6645采樣率范圍在30～105Mhz，量化位數(shù)14bit，輸入信號帶寬270Mhz，單片集成了采保電路和電壓參考電路，為設(shè)計(jì)提供了方便。[!--empirenews.page--]
TDRB0的特點(diǎn)之一為通道較多，故選用專用DDC芯片完成數(shù)字下變頻和抽取濾波等功能，與FPGA實(shí)現(xiàn)DDC功能相比，具有開發(fā)周期短、每通道性價(jià)比較高等優(yōu)勢。這里選用ISL5216，其單片集成4個(gè)獨(dú)立可編程數(shù)字下變頻通道，數(shù)據(jù)帶寬1Mhz，可實(shí)現(xiàn)單級最多256階的FIR，因此非常適合米波段雷達(dá)的窄帶信號數(shù)字濾波。為了完成10通道的數(shù)字接收，可采取如圖2所示拓?fù)?，即DDC0和DDC1各處理四通道，而DDC2只處理2個(gè)通道。

500)this.style.width=500;" border="0" />

     現(xiàn)代的數(shù)字接收系統(tǒng)還會(huì)要求具有一定的預(yù)處理功能，以減輕后續(xù)數(shù)據(jù)傳輸和處理的壓力。TDRB0采用DSP作為數(shù)據(jù)處理單元，DSP+FPGA作為數(shù)據(jù)傳輸單元，具有較強(qiáng)的運(yùn)算能力和IO互連能力。考慮到雷達(dá)系統(tǒng)通常需要較大的動(dòng)態(tài)范圍和較高的運(yùn)算精度，目前大部分雷達(dá)系統(tǒng)數(shù)字信號處理模塊都選用浮點(diǎn)型DSP器件，以及ADI公司TigerSHARC系列DSP所具有的超強(qiáng)浮點(diǎn)運(yùn)算能力和IO互連能力，我們選擇TS101作為TDRB0的處理、存儲(chǔ)和數(shù)據(jù)傳輸?shù)闹袠小?br />    TDRB0的對外接口很多，分布于前面板和J1~J5。TDRB0數(shù)據(jù)后續(xù)傳輸?shù)耐酚腥龡l：①PCI總線。TDRB0基于CPCI總線，利用半定制芯片QL5064實(shí)現(xiàn)了66Mhz、64bit PCI接口。②TS101自己的四路LINK口，通過J4和二次底板與其他板卡的TS LINK口通訊，其傳輸速率可達(dá)到150MB/s；③FPGA連接在J4和J5上共81 bit IO管腳，可自定義用，也可用于最大傳輸速率320MB/S的FPDP總線。
2.2  數(shù)字接收機(jī)平臺(tái)的搭建
    在米波段DBF體制雷達(dá)中，由多塊TDRB0組成的數(shù)字接收機(jī)，與由多塊信號處理板卡組成的信號處理機(jī)共用一個(gè)21槽位的標(biāo)準(zhǔn)6U CPCI機(jī)箱。如果采用TDRB0的PCI通道給信號處理機(jī)傳送數(shù)據(jù)，可以不用再設(shè)計(jì)定制的二次底板，但是在本系統(tǒng)中，要求的傳輸數(shù)據(jù)率較高，共享型的PCI總線難以承擔(dān)如此負(fù)荷。采用DSP的LINK通過二次底板傳數(shù)，構(gòu)成一套專用LINK總線，能夠保證傳輸帶寬，并且實(shí)現(xiàn)起來也較為靈活方便。同時(shí)，通過二次底板， TDRB0接收定時(shí)板送過來的定時(shí)信號和雷達(dá)命令字（如圖3所示）。
 500)this.style.width=500;" border="0" />

    為了能夠離線分析雷達(dá)實(shí)際的回波數(shù)據(jù)，數(shù)字接收機(jī)中還包括一個(gè)SCSI磁盤陣列，能夠?qū)崟r(shí)的把各通道數(shù)字接收后信號存儲(chǔ)下來。通過一套SCSI轉(zhuǎn)接板卡，數(shù)據(jù)從TDRB0經(jīng)過二次底板流向磁盤陣列。數(shù)字接收機(jī)存在兩套專用LINK總線，一套連接多塊TDRB0和信號處理機(jī)，數(shù)據(jù)傳給信號處理機(jī)，完成正常的雷達(dá)信號處理；另一套連接多塊TDRB0和SCSI轉(zhuǎn)接板卡，把數(shù)據(jù)通過轉(zhuǎn)接板卡送給磁盤陣列存儲(chǔ)。兩套總線之間互不影響，因而既可同時(shí)工作，也可單獨(dú)分開工作。[!--empirenews.page--]
     在整個(gè)雷達(dá)系統(tǒng)聯(lián)調(diào)之前，由一塊內(nèi)定時(shí)板給數(shù)字接收機(jī)提供調(diào)試時(shí)需要的定時(shí)時(shí)序。當(dāng)整機(jī)聯(lián)調(diào)時(shí)，整個(gè)雷達(dá)系統(tǒng)的其他分系統(tǒng)－波形產(chǎn)生、接收前端等也需要定時(shí)時(shí)序（如圖1所示），此時(shí)對整個(gè)雷達(dá)系統(tǒng)提供定時(shí)時(shí)序的為一塊功能更為強(qiáng)大、接口更加豐富的外定時(shí)板。為了使兩套定時(shí)時(shí)序不互相沖突，在二次底板上使用一組Mux，根據(jù)上位機(jī)命令選通內(nèi)、外定時(shí)，從而決定整個(gè)系統(tǒng)的定時(shí)時(shí)序是由內(nèi)定時(shí)板產(chǎn)生還是外定時(shí)板產(chǎn)生（圖3）。
2.3  數(shù)字接收機(jī)軟件的實(shí)現(xiàn)
    TDRB0的DSP不僅要完成對三塊DDC的配置，10個(gè)通道ISL5216后數(shù)據(jù)的緩存、重排，還要完成雷達(dá)信號處理中的脈壓運(yùn)算，并把脈壓后數(shù)據(jù)通過LINK口傳給信號處理機(jī)。由于數(shù)字接收機(jī)同雷達(dá)系統(tǒng)的定時(shí)時(shí)序緊密相關(guān)，因此DSP的軟件架構(gòu)采用中斷驅(qū)動(dòng)而不是數(shù)據(jù)流驅(qū)動(dòng)的方式，如圖4。經(jīng)過優(yōu)化，用DSP完成一個(gè)通道的脈壓處理（1024點(diǎn)頻域脈壓加512點(diǎn)頻域脈壓）一共需要750μs，對于米波段雷達(dá)，其PRI通常為幾個(gè)ms左右，那么在一個(gè)PRI時(shí)間內(nèi)，有足夠的時(shí)間完成10個(gè)通道的脈壓處理。
 
     DBF體制雷達(dá)中，通道間幅相不一致會(huì)導(dǎo)致天線方向圖的旁瓣會(huì)升高[2]，信噪比降低，嚴(yán)重影響空域?yàn)V波效果。當(dāng)已經(jīng)知道通道間幅度和相位誤差后，對回波數(shù)據(jù)乘以校正因子即實(shí)現(xiàn)多通道的幅相校正。由于雷達(dá)通道數(shù)較多，直接在ISL5216中設(shè)置校正因子進(jìn)行幅相校正，與在信號處理機(jī)中利用DSP進(jìn)行多通道的幅相校正相比，可以大幅度減小運(yùn)算負(fù)荷。因此在通道校正中斷中，每塊TDRB0需要從信號處理機(jī)獲得校正因子，具體如圖4所示。

500)this.style.width=500;" border="0" />
     數(shù)字接收機(jī)利用上位機(jī)通過PCI總線給TDRB0加載DSP程序，由于PCI總線的共享性，DSP程序不是同步開始工作。為了保證板間數(shù)據(jù)始終同步，要求定時(shí)時(shí)序要在所有板卡的DSP程序都加載之后才能提供，這樣所有TDRB0的DSP同時(shí)進(jìn)入PRI中斷，從而保證板間數(shù)據(jù)的同步。這種先后順序是通過上位機(jī)對二次底板上Mux模塊的控制來屏蔽、選通外定時(shí)模塊所產(chǎn)生的時(shí)序來實(shí)現(xiàn)的。
3 結(jié)論
   本文作者創(chuàng)新點(diǎn)：1.結(jié)合某型米波段DBF體制雷達(dá)的研制，提出了一種基于CPCI總線的數(shù)字接收板卡TDRB0，其具有集成度高、模塊化強(qiáng)、動(dòng)態(tài)范圍大等特點(diǎn)，通過在外場長時(shí)間檢驗(yàn)，也證明其具有良好的可靠性。已對工作在雷達(dá)系統(tǒng)中的每個(gè)通道進(jìn)行了反復(fù)測試：當(dāng)輸入200Mhz以上信號在300khz帶寬情況下， ENOB達(dá)到10.9bit，動(dòng)態(tài)范圍典型值為88dB，DDC濾波器帶外抑制度到70dB以上，帶內(nèi)紋波小于0.03dB。2.以多塊TDRB0為核心，輔以定制的二次底板、內(nèi)外定時(shí)模塊，定時(shí)切換模塊、SCSI數(shù)據(jù)采集機(jī)箱等調(diào)試設(shè)備，組成了一個(gè)便于工程應(yīng)用的數(shù)字接收機(jī)，方便了外場聯(lián)調(diào)，加快了項(xiàng)目進(jìn)度。實(shí)踐證明，該數(shù)字接收機(jī)滿足了項(xiàng)目要求，達(dá)到了預(yù)期目的。