采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言

在全球競爭和經(jīng)濟因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑，工程設(shè)計團隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采用市場上已有的解決方案，以降低開發(fā)成本。

在當(dāng)今對成本和功耗都非常敏感的“綠色”環(huán)境下，對于高技術(shù)企業(yè)，第一種挑戰(zhàn)意味著開發(fā)全新的產(chǎn)品，其功能是獨一無二的，具有較低的價格以及較低的功耗。對于第二種挑戰(zhàn)，通常通過降低產(chǎn)品原材料 (BOM)中元器件的成本來降低現(xiàn)有成功產(chǎn)品的成本。設(shè)計團隊的另一選擇是重新設(shè)計產(chǎn)品，不是針對新功能，而是要大幅度的降低成本。

在目前的全球經(jīng)濟形勢下，這些系統(tǒng)挑戰(zhàn)都與第三種挑戰(zhàn)有關(guān)：以更少的人員、更低的預(yù)算，在更短的時間內(nèi)完成低成本新產(chǎn)品的研發(fā)。

本白皮書旨在提出一種設(shè)計理念，以解決產(chǎn)品開發(fā)面臨的這三種挑戰(zhàn)，同時降低產(chǎn)品在生命周期中的總成本。這一設(shè)計理念基于低成本、低功FPGA。雖然大家都知道 FPGA能夠縮短新產(chǎn)品開發(fā)的面市時間，但是，很少有人知道 FPGA還降低了產(chǎn)品整個生命周期中的總體擁有成本 (TCO)。設(shè)計工程師借助這一基于 FPGA的設(shè)計理念，能夠：

■輕松快捷的在產(chǎn)品中增加新功能，同時降低總功耗。
■降低現(xiàn)有產(chǎn)品的成本，而基本不改變產(chǎn)品功能。
■降低產(chǎn)品的 TCO
Cyclone IV FPGA

Altera的 Cyclone. IV FPGA是成本最低、功耗最低并集成了收發(fā)器的器件，降低了系統(tǒng)總成本，即：

系統(tǒng)總成本 = BOM成本 + 電路板成本 + TCO

Cyclone IV系列有兩種不同的型號：邏輯 “E”型和片內(nèi)收發(fā)器 I/O速率高達(dá) 3.125 Gbps的“GX”型。這些高速收發(fā)器支持多種串行 I/O協(xié)議，例如千兆以太網(wǎng) (GbE)、 PCI Express (PCIe)、 CPRI、 XAUI、 3G三速 SDI、 Serial RapidIO.、 SATA、 DisplayPort、 V-by-One等，這些協(xié)議已從前沿應(yīng)用轉(zhuǎn)變?yōu)橹髁鲬?yīng)用。 Cyclone IV GX FPGA還含有嵌入式 PCIe硬核IP模塊(圖1)，它不占用任何 FPGA邏輯，設(shè)計工程師使用它時能夠比任何其他競爭 FPGA體系結(jié)構(gòu)支持更多的功能。

Altera公司采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本

對于 Cyclone IV GX FPGA， Altera設(shè)計盡可能小的收發(fā)器 I/O，以降低成本和功耗，而實現(xiàn)的方式是從幾個片內(nèi)鎖相環(huán) (PLL)中提供多路時鐘資源。由于主流應(yīng)用要求降低產(chǎn)品成本，還要使用方便，因此，降低 Cyclone IV GX FPGA中收發(fā)器 I/O的成本和功耗非常重要，而且是必須的。Altera發(fā)揮其關(guān)鍵技術(shù)優(yōu)勢，實現(xiàn)了這一點，成功設(shè)計并發(fā)售基于收發(fā)器的 FPGA。 如圖3所示，采用多種器件體系結(jié)構(gòu)， Altera已經(jīng)向市場推出了 8種不同的產(chǎn)品系列，這些都是由公司自己的設(shè)計團隊設(shè)計開發(fā)的。

圖3. Altera收發(fā)器專業(yè)技術(shù)


采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本
Altera公司

■
支持視頻新標(biāo)準(zhǔn)
■
提高圖像分辨率
■
顏色從 10位過渡到 12位
■
刷新頻率提高到 240 Hz
■
保持或者降低功耗和散熱
如果保持調(diào)諧器和顯示屏電路板之間的并行 I/O 體系結(jié)構(gòu)，增加這些功能需要的帶寬高達(dá) 36路 LVDS I/O。 [!--empirenews.page--]
這些 I/O 顯著增加了 PCB面積以及 PCB板層數(shù)量，導(dǎo)致成本提高。而且，大量的 LVDS I/O會明顯增加功
耗。 但是，由于 HDTV已經(jīng)成為主流消費類產(chǎn)品，因此，必須降低成本和功耗。

解決這一系統(tǒng)挑戰(zhàn)的一種方法是采用名為 V-by-One的串行新協(xié)議標(biāo)準(zhǔn)，將電路板間的通信從 36對 LVDS
I/O降到4對I/O。這4對V-by-One有足夠的帶寬來支持全 HD分辨率(例如， 780p/1080p到4K2K)。在 I/O標(biāo)準(zhǔn)
上看起來很簡單的變化有助于解決這一系統(tǒng)挑戰(zhàn)，體現(xiàn)在以下方面：

■
生產(chǎn)商通常在單位密度成本的基礎(chǔ)上來衡量 FPGA。每一密度的 FPGA都有一定數(shù)量的 I/O。由于顯著減
少了 I/O數(shù)量 (從 36個到 4個)，降低了密度，因此，可以使用 I/O數(shù)量更少、更便宜的 FPGA(降低
了 BOM成本)。
■
采用柔性電纜和連接器來實現(xiàn)調(diào)諧器和顯示屏電路板之間的物理連接。通過減少 I/O數(shù)量，生產(chǎn)商可以
使用更細(xì)、更便宜的柔性電纜和相關(guān)的連接器(降低了 BOM成本)。
■
由于只有 4條PCB走線，而不是 36 條，因此，減小了 PCB面積，降低了復(fù)雜度，從而減小了成本(降低了
電路板成本)。
■
Cyclone IV GX FPGA只使用兩路電源，與其他基于收發(fā)器的 FPGA相比，減少了穩(wěn)壓器的數(shù)量 (降低了
BOM成本 )。
■
如果 FPGA的功耗較小，那么，設(shè)計可以使用低電壓 (即，降低了成本 )穩(wěn)壓器。而且，不必對 Cyclone
IV FPGA進行有源制冷，因此，不需要購買風(fēng)扇和熱沉 (降低了 BOM和電路板成本)。
基于 Cyclone IV GX FPGA的解決方案還提供：

■
使用片內(nèi)數(shù)字信號處理 (DSP)資源以及視頻 IP內(nèi)核(設(shè)計在 FPGA邏輯中 )
■
使用更小的 V-by-One協(xié)議，不采用 LVDS電纜和連接器，因此，實現(xiàn)了更好的信號完整性。
替代 ASIC和 ASSP
圖5顯示了使用低成本 ASIC和 ASSP器件的產(chǎn)品。假設(shè) ASSP器件還不支持新功能，或者 ASSP過時了。
FPGA通常用于橋接具有不同電壓電平、電壓標(biāo)準(zhǔn)，或者協(xié)議完全不同的器件。 FPGA提供新功能，增大了
帶寬，但是， FPGA單位成本比它要替代的 ASSP相比怎樣呢 ?

圖 5. 基于 ASIC/ASSP的系統(tǒng)，之前(左側(cè))和之后(右側(cè))

這個例子中使用 FPGA降低的系統(tǒng)成本包括：

■
沒有 ASIC重制以支持 PCIe(節(jié)省了 TCO成本 )

Altera公司
采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本

■
不需要 FPGA邏輯來實現(xiàn) PCIe (MAC + PHY)功能，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本)。
■
降低了庫存成本 (節(jié)省 TCO了成本 )
由于 FPGA本身不會過時，典型的 FPGA生命周期為 10到 15年，有時候甚至是 20年，因此，生產(chǎn)商使用 FPGA后，并不需要購買大量的器件進行庫存。作為對比，如果 ASSP過時了， OEM不得不大量購買，并長時間存放“最后一次購買”的元器件。

PCI Express

前面的例子雖然只展示了 Cyclone IV GX FPGA中嵌入的集成硬核 IP模塊的 PCIe x1通路端點功能， PCIe硬核 IP模塊 (圖6所示)實際上還有更多的功能。 Cyclone IV GX器件是唯一提供 PCIe硬核 IP的低成本 FPGA，為根端口和端點提供 x4支持。

圖6. Cyclone IV PCIe硬核 IP實現(xiàn)

Cyclone IV GX PCIe硬核 IP模塊的特性包括：

■
PCIe Gen1性能
■
x1、 x2、 x4通路支持
■
端點和根端口功能
Altera. PCIe硬核 IP模塊節(jié)省的成本包括：

■
不需要購買 IP內(nèi)核 (節(jié)省了 TCO成本 )
■
比低成本 FPGA中其他的硬核 IP模塊實現(xiàn)了更多的功能
■
沒有占用 FPGA邏輯，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本 )(圖7)。


低成本 FPGA以較低的價格提供大量的邏輯功能。設(shè)計人員可以使用 Altera的 Nios. II 32位軟核 IP處理器實現(xiàn)控制層應(yīng)用，使用嵌入式 18x18乘法器執(zhí)行大量的并行 DSP或者大計算量算法，同時使用外部收發(fā)器、 SERDES或者 PHY ASSP。與以前的產(chǎn)品以及競爭 FPGA相比，由于 Cyclone IV FPGA使用較少的電源，減少了電路板上的元件，因此，只需要很少的外部供電電源。所有這些特性都降低了 BOM成本。元器件數(shù)量的減少還減小了 PCB面積和板層數(shù)量，這都有助于降低電路板成本。

由于重新設(shè)計的產(chǎn)品減少了元器件數(shù)量，降低了總功耗，因此，提高了系統(tǒng)可靠性。系統(tǒng)可靠性的提高減少了在設(shè)備現(xiàn)場服務(wù)上的開支 (降低現(xiàn)場維護成本 = 節(jié)省 TCO成本)。

[!--empirenews.page--]
Altera公司
采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本

視頻采集卡
最后一個例子是視頻采集卡，介紹了當(dāng)今的 FPGA功能符合業(yè)界發(fā)展趨勢，以更高的分辨率提供更豐富的視頻內(nèi)容。很多 CPU、 GPU和 ASSP(1)(2)在 PCIe上進行了標(biāo)準(zhǔn)化，以便處理電子系統(tǒng)中的寬帶視頻內(nèi)容。 Altera FPGA系列提供幾種類型的 PCIe硬核 IP模塊。圖9使用 Cyclone IV GX型 PCIe硬核 IP模塊，使得系統(tǒng)成本降低了 30%。

圖 9. 廣播設(shè)備視頻采集卡系統(tǒng)成本降低了 30%

這一例子降低的成本包括：

■
外部 PCIe ASSP集成到 FPGA中，因此，其成本為零(降低了 BOM成本)。
■
還降低了幾個其他 ASSP器件的成本。例如，成本更低的均衡器 ASSP替代了均衡器和接收器 ASSP(降低
了 BOM成本)。
■
元件更小、數(shù)量更少， PCB面積和層數(shù)也減少了，從而降低了 PCB成本(降低了電路板成本 )。
■
由于 Cyclone IV FPGA需要較少的供電電源，因此，從兩方面降低了成本：
●
更少的穩(wěn)壓器 (降低了 BOM成本)。
●
更少的穩(wěn)壓器降低了電路板成本，這是因為減少了電源以及相關(guān)濾波器電路，使得 PCB面積更小，
并且降低了 PCB的復(fù)雜度。
■
使用FPGA PCIe硬核IP模塊釋放了大約 15K邏輯單元 (LE)，因此，可以使用密度更小、更便宜的 FPGA(
降低了 BOM成本)。
■
不需要購買 PCIe軟核 IP內(nèi)核許可 (降低了 TCO成本)。

采用業(yè)界成本最低、功耗最低的 FPGA降低系統(tǒng)總成本
Altera公司

FPGA降低了總體擁有成本

有些 OEM將低功耗、可靠性和靈活性作為其產(chǎn)品的賣點。中高層經(jīng)理人很快發(fā)現(xiàn)，基于 FPGA的產(chǎn)品開發(fā)能夠降低產(chǎn)品在其整個生命周期中的 TCO。這里列出了 Altera FPGA相對于 ASIC和 ASSP的優(yōu)點，這些都有助于降低 TCO：

■
基于 FPGA的開發(fā)將設(shè)計時間縮短了數(shù)星期甚至幾個月 (3)，使設(shè)計人員能夠以更合理的價格，更靈活、更迅速的將產(chǎn)品推向市場。
●
產(chǎn)品迅速面市降低了研發(fā)成本 (4)
■
對現(xiàn)有“成功”產(chǎn)品更迅速的進行重新設(shè)計大大降低了成本，因此，生產(chǎn)商能夠確保在出現(xiàn)模仿產(chǎn)品的情況下，其利潤不會下滑，而且能跟上多變的市場，提供新功能適應(yīng)特殊客戶的需求。
■
很多客戶使用一種“標(biāo)準(zhǔn)”產(chǎn)品，因此，可以大批量生產(chǎn)，獲得穩(wěn)定的收益，并具有較長的產(chǎn)品生命
周期。
■
低功耗降低了對機械元件的依賴(例如，風(fēng)扇和有源制冷器件 )，進一步提高了系統(tǒng)可靠性。
■
客戶已經(jīng)采用了支持遠(yuǎn)程更新的設(shè)備。
■
更少的 BOM簡化了元器件庫存管理。
結(jié)論

正如這 5個例子以及隨后所討論的 TCO所示， Altera. FPGA降低了 BOM成本、電路板成本以及 TCO，因此，顯著降低了系統(tǒng)總成本。

考慮企業(yè)目標(biāo) (提高利潤和銷售收益，同時能夠高效的進行研發(fā))，專業(yè)設(shè)計人員應(yīng)采用基于 FPGA的設(shè)計理念，以解決今后的系統(tǒng)級挑戰(zhàn)。 Altera的 Cyclone IV FPGA (E型和 GX型 )含有最新的低成本特性，例如集成硬核 IP模塊、 3G I/O和兩路電源等，滿足了各類最終應(yīng)用的需求。