當(dāng)前位置:首頁 > 電源 > 數(shù)字電源
[導(dǎo)讀]嵌入式網(wǎng)絡(luò)視頻服務(wù)器以其可靠性高,組網(wǎng)方便等優(yōu)點越來越受到安防領(lǐng)域廠商和客戶的重視。視頻服務(wù)器用到的核心技術(shù)一般包括視頻壓縮算法,音頻壓縮算法,網(wǎng)絡(luò)傳輸協(xié)議。采用面向媒體處理的專用DSP,其開發(fā)時間不長,優(yōu)點是由于算法是軟件代碼,所以可以不斷對產(chǎn)品性能進行升級,重復(fù)開發(fā)成本較低。

引言

  目前的安防監(jiān)控領(lǐng)域的主流產(chǎn)品是DVR(數(shù)字硬盤錄像機),它的主要特點是適合監(jiān)控點集中的局域監(jiān)控應(yīng)用。但是,隨著對于遠程分布式監(jiān)控需求的增長,嵌入式網(wǎng)絡(luò)視頻服務(wù)器以其可靠性高,組網(wǎng)方便等優(yōu)點越來越受到安防領(lǐng)域廠商和客戶的重視。視頻服務(wù)器的解決方案有多種選擇,但是市場產(chǎn)品的主流一般選擇兩種方案:(1)CPU+ASIC。該方案選擇以ARM為核的CPU和專用媒體處理芯片搭建。優(yōu)點是開發(fā)時間相對較短,但由于采用ASIC,靈活性較差,產(chǎn)品一旦定型,很難更改。(2)采用面向媒體處理的專用DSP。其開發(fā)時間不長,優(yōu)點是由于算法是軟件代碼,所以可以不斷對產(chǎn)品性能進行升級,重復(fù)開發(fā)成本較低?;谝陨蠋c,本系統(tǒng)采用第二種方案設(shè)計。

  一.系統(tǒng)的硬件設(shè)計。

  視頻服務(wù)器最主要的功能是完成圖像和聲音的采集、壓縮及傳輸?shù)墓δ堋R曨l服務(wù)器用到的核心技術(shù)一般包括視頻壓縮算法,音頻壓縮算法,網(wǎng)絡(luò)傳輸協(xié)議。目前市場上的主流技術(shù)主要是MPEG4或H26x視頻壓縮算法、AAC音頻壓縮算法、G.72x語音壓縮算法(或AAC音頻壓縮算法),TCP/IP協(xié)議等。DM642是TI公司推出的一款針對多媒體處理領(lǐng)域應(yīng)用的DSP,它是在C64x的基礎(chǔ)上,增加了很多外圍設(shè)備和接口。該DSP為548腳BGA封裝,高度集成化。主要外圍設(shè)備包括:三個可配置的視頻接口,可以和視頻輸入,輸出或傳輸流輸入無縫連接。VCXO內(nèi)插控制端口(VIC)10/100Mbps以太網(wǎng)口(EMAC)。數(shù)據(jù)管理輸入輸出模塊(MDI0)。多通道音頻串行端口(McASP)。I2C總線模塊。兩個多通道有緩存的串口(McBSPs)。三個32-bit通用定時器。用戶可配置的16-bit或32-bit的主端口接口(HPI16/HPI32)。6Mhz32-bit的PCI接口。通用I/0端口((GPIO)。64-bit的外部存儲單元接口,支持和同步或異步存儲單元的連接。

 系統(tǒng)硬件框圖如下:

  本系統(tǒng)設(shè)計3路視頻端口,2路板上解碼器和1路板上編碼器,32Mbytes同步DRAM 通過FPGA的OSD 4Mbytes Flash memory ,10/100以太網(wǎng)端口通過FPGA內(nèi)寄存器執(zhí)行的板卡軟件配置導(dǎo)入加載選項配置。DSP芯片通過64bit的EMIF接口或8/16bit的3路視頻接口連接板上外圍設(shè)備。SDRAM、Flash、FPGA和UART每一個設(shè)備占用其中的一個接口。EMIF接口也連接擴展背板接口,擴展背板接口用來連接背板。 板上的視頻解碼器和編碼器連接到視頻端口和擴展連接器上。母板上的2個編碼器和1個解碼器都符合標(biāo)準(zhǔn)規(guī)范。McASP可以通過軟件重新設(shè)定成為一個擴展接口。可編程邏輯門陣列又被稱為FPGA,用來執(zhí)行板上組合在一起的邏輯程序。FPGA有基于軟件用戶端口的寄存器,用戶可以通過讀寫這個寄存器來配置板卡。

  系統(tǒng)的硬件設(shè)計主要有以下幾個部分。

(1)存儲器映射。C64xx系列DSP有大量的字節(jié)可設(shè)定的地址空間。程序代碼和數(shù)據(jù)可被存儲在統(tǒng)一標(biāo)準(zhǔn)的32bit地址空間的任何位置。 默認(rèn)狀態(tài)下,內(nèi)部的寄存器從0x00000000地址空間開始存儲。一小部分存儲器可由軟件重新映射為L2高速緩存,而不是固定的RAM。 EMIF(外部寄存器端口)有4個獨立的可設(shè)定地址的區(qū)域,稱為芯片使能空間(CE0-CE3)。當(dāng)Flash、UART和FPGA映射到CE1時,SDRAM占據(jù)CE0。背板使用CE2和CE3。CE3的一部分被配置給OSD功能的同步操作和擴展的FPGA中的其他同步寄存器操作。

(2)EMIF端口。本系統(tǒng)設(shè)計一個64bit長的外部存儲器端口。將地址空間分割成了四個芯片使能區(qū),允許對地址空間進行8bit、16bit、32bit和64bit的同步或不同步的存取。DM642板使用芯片使能區(qū)CE0、CE1和CE3。CE0被發(fā)送給64bit的SDRAM總線。CE1被8bit的Flash、UART和FPGA功能使用。CE3被設(shè)置成同步功能。CE2和CE3都被發(fā)送給背板接口連接器。

(3)SDRAM寄存器端口。本系統(tǒng)設(shè)計在CE0空間連接了64bit的SDRAM總線。這32兆的SDRAM空間用來存儲程序、數(shù)據(jù)和視頻信息??偩€由外部PLL驅(qū)動設(shè)備控制,運行在133MHz的最佳運行狀態(tài)。SDRAM的刷新由DM642自動控制。 EMIF使用的PLL被稱為ICS512,PLL的輸入時鐘是25MHz。DM642可以配置EMIF時鐘的原始值。ECLKIN針腳一般為默認(rèn)值,但其也可通過分頻CPU時鐘,來控制EMIF的時鐘頻率。在復(fù)位時,通過對ECLKINSEL0和ECLKINSEL1針腳的操作進行設(shè)置,其與EA19和EA20針腳共同分享EMIF的地址空間。

 (4) Flash寄存器接口 本系統(tǒng)設(shè)計4M的Flash,映射在CE1空間的低位。Flash寄存器主要被用來導(dǎo)入裝載和存儲FPGA的配置信息。DM642評估板的CE1空間被配置成8bit,F(xiàn)lash寄存器也是8bit。由于CE1的可利用地址空間小于Flash的空間,所以利用FPGA來產(chǎn)生3個擴展頁。這些擴展的線形地址通過FPGA的Flash的基礎(chǔ)寄存器進行定義地址,復(fù)位后默認(rèn)是000。

(5)UATR接口。 雙重的UART寄存器被映射在DM642的CE1空間的高位,隨同F(xiàn)PGA異步寄存器一起。每一個UART,A和B產(chǎn)生8位的地址。本系統(tǒng)設(shè)計將CE1空間配置成8位存取。

(6)FPGA異步寄存器端口 。FPGA有10個定位在CE1空間高位的異步存儲寄存器。這些寄存器實現(xiàn)的各種功能由于篇幅所限不再詳敘。FPGA同步寄存器端口 FPGA在CE3地址空間開設(shè)同步寄存器。這些寄存器主要實現(xiàn)OSD功能和一些評估板連接。

(7)EMIF緩沖器/解碼器控制 。EMIF緩沖器和解碼器的功能通過GAL16LV8D普通邏輯數(shù)組驅(qū)動器實現(xiàn),U15。驅(qū)動器可以對Flash進行簡單的解碼處理,UART與緩沖器共同控制CE1、CE2和CE3。

(8) 視頻端口/McASP端口 。本系統(tǒng)設(shè)計有3個板上視頻端口,這些端口可以根據(jù)可選擇性功能,進行再分類,例如端口0和端口1的McASP和SPDIF功能。DM642使用所有的三個視頻端口,視頻端口0和視頻端口1被用作輸入端口,視頻端口2用作顯示端口。在標(biāo)準(zhǔn)配置中,視頻端口0和視頻端口1根據(jù)使用在McASP功能下進行再分類,連接到TLV320AIC23立體聲編解碼器或連接到SPDIF輸出接口J9。

(9)視頻解碼器端口 。本系統(tǒng)設(shè)計可再分的視頻端口0和視頻端口1被用作捕獲輸入端口,命名為捕獲端口1和捕獲端口2。這些端口連接到SAA7115H解碼器。視頻端口貫穿CBT開關(guān),所以他們?yōu)榱吮嘲宓氖褂每梢员贿x擇性的禁止。另一半的端口被連接到板上的McASP端口。捕獲端口1通過一個RCA類型的視頻插座J15和一個4針的低噪聲S-Video接口J16,連接到視頻源。輸入的必須是合成的視頻源,例如DVD Player或視頻相機。SAA7115H是可通過DM642的I2C總線進行編程的,并且可以連接所有的主要合成視頻標(biāo)準(zhǔn),例如NTSC,PAL和SECAM,這些都可以通過解碼器的內(nèi)部寄存器進行適當(dāng)?shù)木幊獭?/p>

(10) 視頻編碼器端口 。本系統(tǒng)設(shè)計視頻端口2被用來驅(qū)動視頻編碼器。它通過FPGA U8發(fā)送,以實現(xiàn)高級功能,例如OSD。但它在默認(rèn)方式下是直接通過視頻,連接到SAA7105視頻編碼器。這個編碼器可以進行RGB、HD合成視頻,NTSC/PAL復(fù)合視頻的編碼,也可對依靠SAA7105內(nèi)部寄存器進行編程的S-Video進行編碼。SAA7105的內(nèi)部編程寄存器通過DM642的I2C總線進行配置。 編碼器連接到合成的或RGB顯示單元。通過標(biāo)準(zhǔn)的RCA插座J2、J3和J4提供RGB圖像。J3的綠色輸出也可以被用于接口到合成顯示單元。4針的低噪聲S-VideoJ1也可用。15針的高密度DB接口允許系統(tǒng)驅(qū)動VGA種類的監(jiān)視器。本系統(tǒng)設(shè)計高清晰TV輸出,但要求更換一些支持HDTV的特殊過濾器。

(11)FPGA視頻功能 。本系統(tǒng)設(shè)計使用Xilinx XC2S300E系列FPGA來實現(xiàn)增強視頻功能和其他的一些連帶功能。默認(rèn)模式下,F(xiàn)PGA通過DM642的視頻端口2輸出視頻到Phillips SAA7105視頻編碼器。對于HDTV,F(xiàn)PGA提供增強的時鐘;對于OSD功能,F(xiàn)PGA提供了FIFOs,將視頻端口2的數(shù)據(jù)與FIFOs端口的數(shù)據(jù)進行混合。FPGA的FIFOs在通過CE3空間的同步模式下,通過DM642的EMIF進行存取。

(12)以太網(wǎng)端口。在獨立的模式下,DM642的以太網(wǎng)MAC被自動選擇,并通過CBT發(fā)送給PHY。本系統(tǒng)設(shè)計使用的是Intel LXT971 PHY。10/100Mbit的端口被隔離,輸出至RJ-45標(biāo)準(zhǔn)的以太網(wǎng)接口,J8。PHY直接連接到DM642。在制作過程中,以太網(wǎng)的地址存儲在I2C的連續(xù)ROM中。 RJ-45接口具有2個指示燈,使它成為一個完整的端口。2個指示燈分別是綠燈和黃燈,用來指示以太網(wǎng)的連接狀態(tài)。綠燈亮,指示已連接,綠燈一閃一閃,指示連接正在活動;黃燈亮,指示滿雙方模式。[!--empirenews.page--]

二.系統(tǒng)的軟件設(shè)計。

  1.數(shù)據(jù)流程。(1)輸入設(shè)備提供的一幀圖象被采集到輸入緩存,由YUV 4:2:2 格式進行重抽樣變?yōu)閅UV 4:2:0 格式。

(2)圖象數(shù)據(jù)由輸入任務(wù)模塊通過一個SCOM序列提供給處理模塊。

  (3)提供圖象數(shù)據(jù)給JPEG 編碼庫程序,動態(tài)檢測即與以前圖象作比較,動態(tài)部分被壓縮成JPEG 圖象并通過SCOM 消息發(fā)送到網(wǎng)絡(luò)任務(wù)模塊。

(4)網(wǎng)絡(luò)任務(wù)模塊建立JPEG 副本,當(dāng)網(wǎng)上有一個對等端點連接到網(wǎng)絡(luò)并申請“記錄”,網(wǎng)絡(luò)任務(wù)模塊發(fā)送這些圖象到對等端點。

(5)如果網(wǎng)上有一個對等端點請求“回放”連接,網(wǎng)絡(luò)任務(wù)模塊將從那個對等端點接收新的JPEG 圖象,并發(fā)送原始和更新的圖象到處理任務(wù)模塊,消息通過SCOM 序列發(fā)送。解碼產(chǎn)生的YUV 4:2:0 格式的圖象被重新采樣成YUV 4:2:2 格式的圖象。

(6)JPEG 圖象被作為解碼器的輸入,解碼的圖象通過SCOM 序列進行傳輸?shù)捷敵鋈蝿?wù)模塊。

(7)輸出任務(wù)模塊轉(zhuǎn)換YUV 4:2:0 格式的解碼圖象成YUV 4:2:2 格式圖象并送交顯示。顯示設(shè)備顯示輸出的圖象。2.數(shù)據(jù)流圖。

  3.程序流程。

  (1)實驗程序采用RF-5來整合JPEG 的編碼、解碼庫。程序使用了6 個任務(wù)模塊結(jié)構(gòu)。其中4 個任務(wù)上圖中已描述。第5 個任務(wù)是一個控制任務(wù),它使用一個郵箱發(fā)送消息給處理任務(wù)模塊。處理任務(wù)模塊從郵箱接收消息,并根據(jù)消息中指定的圖象質(zhì)量調(diào)節(jié)圖象幀率。第6 個任務(wù)模塊是網(wǎng)絡(luò)初始化模塊,它由CDB 文件定義處理網(wǎng)絡(luò)環(huán)境的初始化。當(dāng)網(wǎng)絡(luò)準(zhǔn)備好后,上圖中的網(wǎng)絡(luò)任務(wù)模塊就被建立。在進入DSP/BIOS 的調(diào)度程序之前,程序初始化了多個要使用的模塊。包括:

 ①處理器和系統(tǒng)板的初始化:初始化BIOS 環(huán)境和CSL,設(shè)置使用128K 的二級高速緩存,設(shè)置二級高速緩存可映射到EMIF 的CE0 和CE1 空間,設(shè)置DMA 優(yōu)先級序列長度取最大值,設(shè)置二級高速緩存的請求優(yōu)先級最高,DMA 管理器用內(nèi)部的和擴展堆初始化。

 ?、赗F-5 模塊的初始化:系統(tǒng)初始化RF-5 的通道模塊,系統(tǒng)初始化RF-5 框架中用于內(nèi)部單元通訊和傳遞消息的ICC 和SCOM 模塊,各通道建立在內(nèi)部的和擴展的堆上。

 ?、劢z入和顯示通道:建立和啟動一個攝入通道的實例。

  (2)在完成初始化工作之后,系統(tǒng)進入DSP/BIOS 調(diào)度程序管理下的6 個任務(wù)系統(tǒng)。6 個任務(wù)通過RF-5 的SCOM 模塊互相發(fā)送消息。以下是這6 個任務(wù):(A)輸入任務(wù)。輸入任務(wù)從輸入設(shè)備驅(qū)動程序獲得視頻圖象。它使用驅(qū)動程序提供的FVID_exchange調(diào)用從輸入設(shè)備獲得一幀最新視頻圖象。獲得的圖象是YUV 4:2:2 格式的,它被重采樣成YUV 4:2:0。輸入任務(wù)接著發(fā)送消息到處理任務(wù),消息中包含圖象數(shù)據(jù)指針。接著等待處理任務(wù)發(fā)送來的消息以繼續(xù)處理。

(B)處理任務(wù)。處理任務(wù)包含兩個單元。第一個單元是一個JPEG 編碼單元,它接受YUV 4:2:0 格式的圖象,產(chǎn)生用戶定制壓縮質(zhì)量的JPEG 圖象。第二個單元是一個JPEG 解碼單元,它接收J(rèn)PEG 壓縮圖象并生成解壓縮圖象。解碼的圖象格式是YUV 4:2:0 的。首先,如果激活標(biāo)注,則處理任務(wù)模塊在輸入的圖象上加注時間碼。然后圖象被傳輸給編碼算法單元。當(dāng)JPEG 圖象生成后,原始圖象將進行動態(tài)檢測,方法是在固定網(wǎng)格點上進行象素比較。JPEG 圖象同動態(tài)檢測結(jié)果都傳輸給網(wǎng)絡(luò)任務(wù)模塊供后續(xù)處理。當(dāng)網(wǎng)絡(luò)任務(wù)模塊完成處理后,它將返回一個JPEG 圖象給處理任務(wù)模塊供解碼顯示。此圖可以是剛才傳輸給網(wǎng)絡(luò)任務(wù)模塊的圖象或是剛從網(wǎng)絡(luò)上得到的圖象。解碼完成后,如果設(shè)置標(biāo)注網(wǎng)格,處理任務(wù)模塊在圖象上標(biāo)注網(wǎng)格。通過發(fā)送一個SCOM 消息,輸出的圖象接著發(fā)送給輸出任務(wù)。

(C)輸出任務(wù)。輸出任務(wù)將圖象顯示在顯示設(shè)備上。它使用輸出驅(qū)動程序提供的FVID_exchange 調(diào)用實現(xiàn)圖象的顯示。它得到的圖象的格式是YUV 4:2:0 的,需要重新采樣成YUV 4:2:2 格式。然后等待處理任務(wù)發(fā)來的消息以繼續(xù)運行。

(D)控制任務(wù)??刂迫蝿?wù)管理可選參數(shù),可以控制JPEG 圖象幀率和壓縮質(zhì)量??刂迫蝿?wù)檢測參數(shù)的改變,這些參數(shù)定義在一個全局結(jié)構(gòu)“External Control”,同時將更新的參數(shù)復(fù)制到任務(wù)自定義的結(jié)構(gòu)“External Control_prev”中,并向處理任務(wù)模塊的郵箱中發(fā)送消息。處理任務(wù)模塊定時檢測這些消息并調(diào)用相應(yīng)單元的控制函數(shù)。

(E)網(wǎng)絡(luò)初始化任務(wù)。網(wǎng)絡(luò)初始化任務(wù)啟動網(wǎng)絡(luò)環(huán)境。當(dāng)網(wǎng)絡(luò)準(zhǔn)備好后,建立網(wǎng)絡(luò)任務(wù)。

(F)網(wǎng)絡(luò)任務(wù)網(wǎng)絡(luò)任務(wù)用于支持系統(tǒng)中的網(wǎng)絡(luò)功能調(diào)用。當(dāng)它初始化完成后,它開始監(jiān)聽兩個端口(3001 和3002)。3001 端口用于“回放”連接,當(dāng)客戶端希望發(fā)送視頻流給DSP。端口3002 用于“記錄”連接,當(dāng)客戶端希望從DSP 接收視頻流。網(wǎng)絡(luò)任務(wù)模塊接著等待一個從處理模塊發(fā)來的SCOM 消息,其中應(yīng)包含可供使用的新的JPEG 圖象。首先,網(wǎng)絡(luò)模塊用發(fā)來的JPEG 圖象在RAM 中建立一個可由HTTP 服務(wù)器識別和可發(fā)送到HTTP 客戶端的圖象文件(IMAGE1.JPG)當(dāng)一個“記錄”連接激活時,網(wǎng)絡(luò)模塊首先檢測是否客戶端發(fā)送過來一些命令。命令包含設(shè)置日期和時間、是否顯示日期和時間、是否顯示網(wǎng)格在輸出圖象上。然后,接收的JPEG 圖象要進行活動檢測。如果圖象有改變,則發(fā)送圖象到“記錄”連接上。否則發(fā)送空文件指示以使客戶端的圖象保持同步。下一步,如果一個“播放”連接被激活,從連接中得到一個新的JPEG 圖象。這個新的圖象就替代處理模塊發(fā)來的圖象。網(wǎng)絡(luò)模塊回傳JPEG 圖象給處理模塊,通過發(fā)送一個SCOM 消息。

  三.調(diào)試與結(jié)論。

  本系統(tǒng)在美國TI公司提供的集成開發(fā)環(huán)境CCS2.2版本下調(diào)試通過,它對于安防監(jiān)控領(lǐng)域有著廣闊的應(yīng)用前景。

  本文創(chuàng)新點:采用面向媒體處理的專用DSP來開發(fā)網(wǎng)絡(luò)視頻服務(wù)器,其開發(fā)時間不長,優(yōu)點是由于算法是軟件代碼,所以可以不斷對產(chǎn)品性能進行升級,重復(fù)開發(fā)成本較低。TI的CCS編譯器已進行了充分的優(yōu)化,再加上DSP本身的強大處理能力,對于一般的處理算法,只要用標(biāo)準(zhǔn)C語言編寫就可以達到應(yīng)用的需求。但是對于視頻服務(wù)器,一般有多路圖像的輸入,這時編碼速度越快,就意味著可以處理更多路的輸入圖像,也就意味著更高的產(chǎn)品性價比,因此充分發(fā)揮DM642的最高性能是本文的另一創(chuàng)新點。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉