當前位置:首頁 > 電源 > 數(shù)字電源
[導讀]摘要:針對目前高速電路發(fā)展帶來的信號完整性問題,在分析信號完整性要求的基礎(chǔ)上,借助HyperLynx仿真軟件,通過器件IBIS模型,對基于EP2C8和TMS320F2812組成的系統(tǒng)進行信號完整性分析和仿真?;诜瓷湓韥斫榻B減少

摘要:針對目前高速電路發(fā)展帶來的信號完整性問題,在分析信號完整性要求的基礎(chǔ)上,借助HyperLynx仿真軟件,通過器件IBIS模型,對基于EP2C8和TMS320F2812組成的系統(tǒng)進行信號完整性分析和仿真?;诜瓷湓韥斫榻B減少反射的端接方法,利用大量的板前和板后仿真對設(shè)計方案進行反復驗證。研究結(jié)果表明,HyperLynx可以解決該系統(tǒng)信號完整性方面存在的諸多問題,仿真結(jié)果給實際工程提供了借鑒。
關(guān)鍵詞:信號完整性;可編程邏輯器件;HyperLynx;IBIS模型

0 引言
    隨著高速電路的不斷發(fā)展,時鐘頻率早已進入吉赫茲時代,電路板尺寸的減小、設(shè)備集成度的提高,使得信號完整性問題變得越來越重要。當時鐘頻率超過100 MHz時,如果不滿足系統(tǒng)的信號完整性要求,可能導致系統(tǒng)工作不穩(wěn)定,同時也會帶來EMC問題。隨著FPGA和DSP處理速度的提高,帶來的信號完整性問題日益嚴重,這需要電子工程師重點考慮。
    目前,有很大一部分文章從理論上分析信號完整性,而從實際應(yīng)用方面分析的文章較少?;诖?,本文主要研究通過對EP2C8和TMS320F2 812組成的系統(tǒng)所涉及的仿真問題進行了分析和研究,通過對關(guān)鍵信號線的仿真來分析系統(tǒng)的信號完整性。

1 HyperLynx軟件
    HyperLynx是Mentor Graphics公司推出的高速仿真工具,從內(nèi)容上可分為信號完整性仿真(SI)、電源完整性仿真(PI)和電磁兼容性仿真(EMC);從結(jié)構(gòu)上可分為板前仿真(LineSim)和板后仿真(BoardSim)。為了保證PCB設(shè)計的成功率,在設(shè)計前遵守一些良好的設(shè)計規(guī)則很重要。HyperLynx軟件則提供了一個驗證設(shè)計方法和檢測PCB性能的環(huán)境,這將會提高工作效率。

2 面向系統(tǒng)的信號完整性仿真分析
2.1 系統(tǒng)構(gòu)成和關(guān)鍵信號
    TMS320F2812和EP2C8構(gòu)成的系統(tǒng)原理框圖如圖1所示。


    由于系統(tǒng)信號線眾多,如果全部對它們進行仿真,將會花費很大的時間,只需對茨鍵信號仿真。根據(jù)器件上升沿、工作頻率、走線長度、時鐘信號等作為劃分關(guān)鍵信號的條件。明確了高速信號有TMS320F2812和EP2C8的通信端口、時鐘網(wǎng)絡(luò)、EP2C8數(shù)據(jù)接收端等。這些高速信號易受干擾同時又容易干擾其他網(wǎng)絡(luò),需要著重考慮這些信號線的設(shè)計。通過HyperLynx的仿真可以優(yōu)化這些走線,找到合適的設(shè)計方法。
2.2 系統(tǒng)板層設(shè)計
    在對系統(tǒng)仿真前,需要確定PCB疊層數(shù)、走線特性阻抗等,這是系統(tǒng)進行信號完整性仿真的基礎(chǔ)。對于微帶線,IPC推薦的特性阻抗近似式為:
   
    式中:h是導線離參考層的距離;w是導線寬度;t是導線厚度;由上式可知當w=2h時,走線特性阻抗為50 Ω,這可以作為經(jīng)驗公式。該系統(tǒng)采用4層電路板,相對介電常數(shù)εr為4.3的FR4材料,走線特性阻抗設(shè)定為50 Ω,PCB板的厚度是1 mm,具體疊層方案如圖2所示。

[!--empirenews.page--]

3 LineSim仿真
    LineSim可以在布局布線前對所設(shè)計的方案進行仿真,將仿真的結(jié)果作為實際布線的約束條件,在初期預測和消除信號完整性問題。
3.1 高速信號線端接仿真
    信號反射的原因是信號沿導線傳播所受到的瞬態(tài)阻抗發(fā)生變化時,則一部分信號將被反射,另一部分發(fā)生失真并繼續(xù)傳播下去,這將導致波形的邊沿處發(fā)生振鈴現(xiàn)象。一般要求過沖幅值限定在150 mV左右,否則會造成EMC問題。典型的端接方式包括:源端串聯(lián)端接;遠端并聯(lián)端接;遠端戴維南端接;遠端RC端接。其中源端串聯(lián)端接使用器件少并且效果好,因此該系統(tǒng)采用源端串聯(lián)端接方案。
    由于EP2C8采用20 MHz獨立的有源時鐘,因此在仿真時只需考慮EP2C8的CLK。若將有源晶振的輸出直接和EP2C8相連,則LineSim仿真的結(jié)果如圖3(a)所示,信號邊沿處有振鈴現(xiàn)象,電壓過沖幅值3.629 V,下沖值為-450.2 mV,超過了過沖幅值范圍。當采用一個阻值為50 Ω源端串聯(lián)電阻時,SI仿真的結(jié)果如圖3(b)所示,接收端接收到的時鐘信號在跳變處無振鈴現(xiàn)象,抑制信號反射的效果很好。

[!--empirenews.page--]
    串擾是信號完整性問題之一,它是指有害信號從一個網(wǎng)絡(luò)轉(zhuǎn)移到相鄰網(wǎng)絡(luò)。串擾可分為近端串擾(NEXT)和遠端串擾(FEXT),傳輸線的反射跟串擾也有聯(lián)系,采用合適的源端端接和遠端端接可以在一定程度上減小串擾。但串擾與信號之間的容性耦合和感性耦合有關(guān),串擾不可能完全消除,只能減小。在TMS320F2812和EP2C8之間有大量的高速數(shù)據(jù)線,如果不進行處理則有可能接收錯誤的數(shù)據(jù)。圖4所示為用LineSim對數(shù)據(jù)線D8,D9和D10進行SI仿真的結(jié)果,設(shè)定D9是被干擾的網(wǎng)絡(luò),D8、D10是攻擊網(wǎng)絡(luò),振蕩頻率為20 MHz,端接電阻為50 Ω。從圖可知D9受到的干擾較小,過沖電壓只有122 mV。如果想要進一步減小串擾則可以減小走線寬度到8 mil,同時縮短走線耦合長度。

3.2 高速信號線時序問題
    TMS320F2812和EP2C8之間數(shù)據(jù)收發(fā)率高,因此時序就變得十分重要,如果兩信號到達接收端的時差近似于一個采集周期將導致接收到錯誤的數(shù)據(jù)。為了避免這種時序可題的發(fā)生,通過蛇形線來保證高速信號走線長度的一致,如圖5所示。PCB設(shè)計的工具是Altium公司的DXP 2004。



4 BoardSim仿真
    BoardSim是在PCB繪制完成后進行的仿真,生成整版報告,驗證原有設(shè)計的合理性、修正布局布線。仿真將利用器件的IBIS模型對已經(jīng)設(shè)計好的PCB走線進行仿真,包括信號完整性、EMC、時序等。
4.1 串擾仿真驗證
    第3.1節(jié)中已經(jīng)對D8,D9和D10進行了串擾仿真,現(xiàn)在用BoardSim來驗證上述仿真結(jié)果??紤]到實際電阻值沒有50 Ω,所以采用端接電阻值為51 Ω,振蕩頻率為20 MHz。圖6所示為當D8,D10有數(shù)據(jù)通信時D9受到的干擾。由圖可知,D9處的波形抖動很小,串擾電壓過沖只有44.8 mV,下沖電壓只有-39.8 mV,基本上不會影響D9的信號,結(jié)果表明已經(jīng)通過信號完整性檢查。


4.2 端接仿真驗證
    主要驗證時鐘信號和數(shù)據(jù)線的端接方案的合理性。[!--empirenews.page--]
4.2.1 時鐘信號的端接
    時鐘信號網(wǎng)絡(luò)標號為CLKIN,端接電阻阻值是51 Ω,SI仿真的結(jié)果如圖7所示,可見BoardSim仿真與在LineSim中的仿真相差無幾,滿足SI要求。


4.2.2 數(shù)據(jù)線的端接
    雖然用蛇行線可以解決信號的時序問題,但要注意的是蛇形線對信號完整性有一定影響。蛇行線的間距越小、耦合長度越長,則信號的串擾也越大,因此設(shè)計時需要注意這一點。表1是EP2C8與TMS320F2812之間的D0~D15這16根數(shù)據(jù)線長度,最短的網(wǎng)絡(luò)是D14只有2.661inch,最長的是D7有2.856 inch,長度變化控制在(2.76±0.1)inch之內(nèi)。SI仿真結(jié)果見表2。
    表2為BoardSim對數(shù)據(jù)線SI批量仿真結(jié)果。從中發(fā)現(xiàn)16根數(shù)據(jù)線的上升和下降沿的具體時延基本相當,說明通過正確端接和等長線保證了信號接收端的質(zhì)量和時延等要求。接著對這幾根數(shù)據(jù)線進行批量的EMC仿真,仿真設(shè)定的標準是FCC和CISPR,結(jié)果為Net's EMCis within selected limits,可知系統(tǒng)滿足EMC要求。

5 結(jié)語
    本文利用HyperLyn軟件和元器件的IBIS模型對TMS320F2812和EP2C8系統(tǒng)進行了信號完整性仿真分析。通過分析可知,合適的端接電阻可以大大減小信號在導線上的反射和串擾。采用蛇形線的走線方案解決了高速數(shù)據(jù)線的時延問題,走線長度匹配后的數(shù)據(jù)線在上升/下降沿的具體時間基本相當,滿足SI要求。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉