基于ARM和FPGA的時間同步儀控制單元設(shè)計

摘要 以時間同步儀的功能為出發(fā)點，設(shè)計了基于ARM和FPGA的控制系統(tǒng)，該系統(tǒng)以ARM芯片S3C2440A為控制核心，在FPGA芯片XCS30的輔助控制下，完成了時間同步儀系統(tǒng)的人機(jī)交互、參數(shù)設(shè)定、電文處理、遠(yuǎn)程控制等功能。通過鍵盤操作，LED燈和LCD顯示屏，實現(xiàn)了簡潔的人機(jī)交互控制界面，并在人機(jī)交互模塊的基礎(chǔ)上完成了參數(shù)設(shè)定模塊的設(shè)計。通過以太網(wǎng)控制器實現(xiàn)了電文處理，采用CRC校驗法，在處理過程中對電文進(jìn)行檢驗，確保電文處理的安全可靠，利用Telnet服務(wù)器實現(xiàn)了遠(yuǎn)程控制模塊。
關(guān)鍵詞 時間同步儀；S3C2440A；FPGA；Telnet

    隨著現(xiàn)代科技的發(fā)展，信息需求不斷增加，衛(wèi)星導(dǎo)航定位系統(tǒng)備受關(guān)注，應(yīng)用也有了更加深入的發(fā)展。為實現(xiàn)衛(wèi)星導(dǎo)航系統(tǒng)高質(zhì)量的定位、導(dǎo)航和授時服務(wù)，地面站與衛(wèi)星之間的時間同步就顯得尤為重要。作為衛(wèi)星導(dǎo)航系統(tǒng)的關(guān)鍵型技術(shù)和基本性能，時間同步直接影響系統(tǒng)的定位、導(dǎo)航和授時服務(wù)。
    文中論述的時間同步儀控制單元設(shè)計方案是以ARM9芯片為主控制單元，F(xiàn)PGA芯片作為輔助控制單元。采用這個方案，可以有效簡化時間同步儀控制系統(tǒng)的復(fù)雜性，同時提高整個控制系統(tǒng)的靈活性和可靠性。

1 系統(tǒng)的組成和工作原理
    時間同步儀控制單元作為時間同步儀系統(tǒng)的控制中心，采用基于ARM核的32位嵌入式RISC微處理器，設(shè)計了微處理器與外圍設(shè)備控制端口與數(shù)據(jù)端口的連接，分別包括了與FPGA-XCS30，LCD顯示器PC4002、以太網(wǎng)MAC控制器DM9000和RS-232收發(fā)器的連接。圖1為時間同步儀控制單元組成框圖。

    (1)網(wǎng)口控制：實現(xiàn)網(wǎng)絡(luò)通信，遠(yuǎn)程登錄操作控制板，并接收外部的導(dǎo)航電文信息以及發(fā)送導(dǎo)航電文信息。
    (2)串口控制：兩個串行端口，一個用于計算機(jī)通過超級終端登錄進(jìn)行系統(tǒng)調(diào)試，另一個用于與發(fā)射單板的通信。LCD顯示控制：顯示信息的緩存。顯示信息包括控制信息、告警信息，完成人機(jī)交互。
    (3)鍵盤／按鍵控制：用于通過監(jiān)測并接收鍵盤控制信息，傳遞給ARM處理器。
    (4)系統(tǒng)工作狀態(tài)監(jiān)控：監(jiān)測各單板的插入狀態(tài)、工作溫度及電源供電情況，并對各單板的供電進(jìn)行控制；通過I2C總線與各單板進(jìn)行通信，控制其他單板工作狀態(tài)，下發(fā)控制指令。
    (5)ISA總線控制：實現(xiàn)各芯片與ARM處理器之間的通信。

2 系統(tǒng)硬件設(shè)計
2．1 ARM微處理器的選擇
    S3C2440A的核心處理器(CPU)是一款由AdvancedRISC Machines公司設(shè)計的16／32位ARM920T的RISC處理器。它的特點具體如下：
    (1)ARM920T內(nèi)核實現(xiàn)了MMU，AMBA BUS和Harvard高速緩沖體系結(jié)構(gòu)。這一結(jié)構(gòu)具有獨立16 kB的指令Cache和16 kB的數(shù)據(jù)Cache。且每個都是由8字長的行組成。
    (2)片上由一個LCD控制器、3個通道的UART、4通道的DMA、2通道的SPI和1通道的IIC-BUS接口。
    (3)支持NAND Flash系統(tǒng)引導(dǎo)、系統(tǒng)管理器。
    (4)支持Thumb／ARM雙指令集，能很好的兼容8位／16位器件，大量使用寄存器，尋址方式靈活簡單，指令執(zhí)行速度更快，效率更高。
    (5)處理器主頻最高可達(dá)400 MHz。
    綜上所述，S3C2440A微處理器的工作頻率提高了系統(tǒng)的運行速度，使得處理器可以順利地運行于Windows CE，Linux等操作系統(tǒng)以較為復(fù)雜的信息處理，可減少軟件開發(fā)時間；S3C2440A具有強(qiáng)大的內(nèi)部中端，方便進(jìn)行TCP／IP的輪詢調(diào)用；S3C2440A具有豐富的外圍設(shè)備資源，可簡化微微電路中的擴(kuò)展部分，降低系統(tǒng)的復(fù)雜度、減少系統(tǒng)成本。所以選S3C2440A作為該系統(tǒng)的核心處理器。[!--empirenews.page--]
2．2 輔助控制模塊電路設(shè)計
    系統(tǒng)使用的FPGA型號為Xilinux公司生產(chǎn)的Spartan XCS30，其完成各個器件與外接設(shè)備之間的檢測和監(jiān)控。FPGA XCS30所要實現(xiàn)的功能：接收從鍵盤按鍵模塊傳輸?shù)牟僮餍畔?，并把接收到的信息發(fā)送到控制芯片進(jìn)行處理，同時接收從控制芯片生成的狀態(tài)信息，F(xiàn)PGA XCS30還可控制面板上的LED燈顯示。
    FPGA與S3C2440A使用ISA總線連接通信，如圖2所示。在S3C2440A BIOS設(shè)置中將“AdditionalISA I／O area 1”設(shè)置為“Enabled”，允許使用400h地址以上的ISA I／O空間，CPU可直接對該空間I／O訪問。將“Base Address”設(shè)置為“8200h”，“Range(bytes)”設(shè)置為“51 2”。在程序資源中可為FPGA分配從8200h起的連續(xù)512個I／O地址。

    FPGA XCS30使用具有主菜單、取消、確認(rèn)、上、下、左、右和本地控制的8鍵位鍵盤，具有Power(+5)、Power(-5)、Error、Open、Local的5個LED顯示燈。其寄存器地址8244h作為鍵盤和LED共同使用的寄存器地址，對于S3C2440A而言，鍵盤狀態(tài)為讀操作，LED狀態(tài)為寫操作。數(shù)據(jù)交換使用8 bit I／O讀寫。
2．3 LCD接口電路設(shè)計
    在控制單元中，外接設(shè)備LCD作為系統(tǒng)人機(jī)交換界面，起著重要作用。其顯示包括系統(tǒng)操作菜單、系統(tǒng)運行狀態(tài)和系統(tǒng)工作參數(shù)等信息，并且可以實時顯示鍵盤所進(jìn)行的參數(shù)設(shè)定，狀態(tài)設(shè)定等功能。系統(tǒng)中外接設(shè)備LCD使用的是Powertip公司生產(chǎn)的PC4002LRU LCD。

    S3C2440A具有支持LCD的引腳，可以直接與PC4002進(jìn)行連接，而且其BIOS中已經(jīng)嵌套配置支持LCD，如圖3所示。在物理鏈接上控制板與LCD通過背板進(jìn)行信號通信。使用8 bit I／O讀寫進(jìn)行數(shù)據(jù)交換。PC4002使用并行端口連接，占用從0X378h開始的8個I／O寄存器，其中0378h作為數(shù)據(jù)寄存器，0379h作為狀態(tài)寄存器，037A作為控制寄存器。[!--empirenews.page--]
2．4 以太網(wǎng)接口電路設(shè)計
    網(wǎng)絡(luò)傳輸模塊使用Devicom公司研發(fā)的一款快速以太網(wǎng)控制芯片DM9000A，其內(nèi)部集成了10／100 MB物理層接口，支持8／16位數(shù)據(jù)總線，內(nèi)置16 kB的SRAM，用于收發(fā)緩沖。
    S3C2440A內(nèi)部沒有集成專用的以太網(wǎng)控制器，所以需要外掛一個以太網(wǎng)控制器。系統(tǒng)采用DM9000A作為以太網(wǎng)的物理層接口。S3C2440A與DM9000A的連接如圖所示。S3C2440A的數(shù)據(jù)總線LDATA15～LDATA0與DM9000A的SD15～SD0連接；地址線LADDR3與DM9000A的CMD連接；片選DM_CS與DM9000A的CS連接；DM_IOR／DM_IOW分別與DM9000A的IOR／IOW連接；EINT8與DM9000A的INT連接。以太網(wǎng)控制器DM9000A的工作地址為0X30 0，因為S3C2440A的地址線LADDR3與DM9000A的CMD連接，所以對其進(jìn)行操作時分為以0X300作為地址端口和0X304作為數(shù)據(jù)端口。
2．5 RS232接口電路設(shè)計
    S3C2440A集成了3個串口UART0、1、2，文中用到UART0，UART1，其中UART0作為標(biāo)準(zhǔn)串口通信，與宿主機(jī)相連用于系統(tǒng)調(diào)試、超級終端控制和文件收發(fā)；UART1與單片機(jī)ATMEGA128連接，其作用是傳遞導(dǎo)航電文和狀態(tài)參數(shù)給GSG單板。圖4為S3C2440A與RS-232信號連接圖，其中上方的MAX3232SOP作為UART0使用，下方的MAX3232SOP作為UART1使用。

3 系統(tǒng)軟件設(shè)計
    系統(tǒng)的軟件部分是在Linux操作系統(tǒng)下實現(xiàn)的。結(jié)合控制系統(tǒng)的功能分為人機(jī)交互、參數(shù)設(shè)定、電文處理、遠(yuǎn)程控制4個模塊，圖5為軟件設(shè)計流程圖。

[!--empirenews.page--]
    (1)人機(jī)交互模塊。通過LCD設(shè)備提供系統(tǒng)的操作菜單顯示，利用鍵盤操作完成用戶的直接操作，同時利用機(jī)箱前面板上的LED指示燈向用戶顯示系統(tǒng)的工作狀態(tài)。S3C2440A處理器接收從FPGA傳送來的由鍵盤生成的相應(yīng)控制指令，判斷控制指令并且根據(jù)控制指令更改操作菜單、參數(shù)設(shè)定、狀態(tài)信息。在液晶顯示器上實時顯示系統(tǒng)的狀態(tài)信息和參數(shù)信息等，以保證正常的人機(jī)交互，如圖6所示。

    (2)參數(shù)設(shè)定模塊。根據(jù)人機(jī)交互模塊判斷的控制指令設(shè)定系統(tǒng)的工作參數(shù)，通過RS-232收發(fā)器完成控制單元與GSG單板進(jìn)行通信，將保存的導(dǎo)航電文發(fā)送到GSG單板的FPGA中，進(jìn)行參數(shù)設(shè)定和改變發(fā)射狀態(tài)。
    (3)電文處理模塊。通過以太網(wǎng)MAC控制器DM9000與外部主機(jī)進(jìn)行網(wǎng)絡(luò)通信，接收導(dǎo)航電文，在控制RS-232收發(fā)器與GSG單板進(jìn)行通信，將收到的導(dǎo)航電文發(fā)送到GSG單板的FPGA中進(jìn)行調(diào)制。如圖7所示為得到GSG產(chǎn)生的在S碼的波形圖。

    (4)遠(yuǎn)程控制模塊。遠(yuǎn)程控制服務(wù)通過網(wǎng)絡(luò)完成，用戶可以使用計算機(jī)超級終端程序，連接時間同步儀對其進(jìn)行控制。利用遠(yuǎn)程客戶端，經(jīng)過身份識別后獲得對時間同步儀的控制權(quán)，從而進(jìn)行參數(shù)設(shè)定、工作狀態(tài)設(shè)定等操作。圖8所示為遠(yuǎn)程控制界面。

4 結(jié)束語
    采用S3C2440A為主控制單元，F(xiàn)PGA為輔助控制單元，實現(xiàn)了時間同步儀控制單元的設(shè)計要求：人機(jī)交互模塊實現(xiàn)了鍵盤控制，LCD顯示以及多級菜單功能。參數(shù)設(shè)定模塊通過改變狀態(tài)得到了相應(yīng)的波形圖結(jié)果。電文處理通過注入電文與GSG單板FPGA引出信號比對測試，驗證了電文處理的正確性。遠(yuǎn)程控制模塊通過Telnet軟件測試得到了預(yù)期的控制結(jié)果。