基于A/D轉(zhuǎn)換器IC層疊并聯(lián)實現(xiàn)通道倍擴展

1　引　言

A/D轉(zhuǎn)換器是數(shù)據(jù)采集中常用的模/數(shù)轉(zhuǎn)換器件，對于具有檢測功能的智能儀表來說，設計者總希望在硬件電路板的最小面積內(nèi)獲得更多的檢測通道。本文以MCS-51和ADC0804接口為例，在不增加A/D轉(zhuǎn)換單元電路板面積的基礎上通過三片ADC0804的IC（集成電路）層疊并聯(lián)，使其模擬電壓輸入通道增加兩倍，從而降低了硬件成本。

2　A/D轉(zhuǎn)換器IC層疊并聯(lián)的構(gòu)思

ADC0804是常用的8位COMS逐次逼近寄存器、三態(tài)鎖定輸出、20腳雙列直插、典型轉(zhuǎn)換時間為100μs的A/D轉(zhuǎn)換器。A/D轉(zhuǎn)換器IC層疊并聯(lián)是將三片同型號、同生產(chǎn)廠家、同批生產(chǎn)、測試完好的ADC0804芯片層疊并聯(lián)，每片按引腳號一一對應焊接(模擬量輸入VI+引腳和/CS引腳除外。字母左邊的“/”表示低電平有效,下同)。實現(xiàn)IC層疊并聯(lián)后, 模擬量輸入通道由原來的單路擴展為三路，在不增加A/D轉(zhuǎn)換單元電路板面積的同時，使A/D轉(zhuǎn)換通道數(shù)量增加兩倍。

3　A/D轉(zhuǎn)換器IC層疊并聯(lián)設計實例

3.1　硬件接口電路設計

將三片ADC0804層疊并聯(lián)，按照各引腳的邏輯要求施加電平并進行A/D轉(zhuǎn)換,測試后可知，0804(1)、0804(2)、0804(3)具體哪一片能向單片機輸出轉(zhuǎn)換后的數(shù)字量數(shù)據(jù)，關(guān)鍵取決于該芯片的輸出允許信號(/CS)端是否有效(低電平有效)。由此可見，只要對三片ADC0804的/CS端進行分時控制，即可分別實現(xiàn)各自的A/D轉(zhuǎn)換功能。ADC0804帶有鎖存器，可直接與89C51芯片進行連接。三片ADC0804層疊并聯(lián)與MCS-51的接口電路圖，如圖1所示。


3.2　三路模擬通道分時控制原理分析

MCS－51與ADC0804接口進行單通道轉(zhuǎn)換時的過程是：當ADC0804的片選信號/CS有效時，施加一個啟動信號/WR，轉(zhuǎn)換器將自動進行轉(zhuǎn)換。轉(zhuǎn)換結(jié)束后，數(shù)據(jù)被鎖存器鎖存，同時發(fā)出/INTR信號。此后，又在/CS有效時施加一個/RD信號，即可把轉(zhuǎn)換的結(jié)果從鎖存器中讀出。

圖1中0804(1)、0804(2)、0804(3)三個芯片的引腳除每片的模擬量輸入VI+和/CS引腳外，其余均按引腳號一一對應連接，具體選擇哪個芯片輸出允許，取決于該芯片是否能被選中(/CS是否有效)。在0804(1)被選中并完成A/D轉(zhuǎn)換功能的過程中，只允許 0804(1)的/CS端為低電平，使得0804(1)的/WR、/RD和/INTR端均能按時序控制正常工作, DB0-DB7的數(shù)字數(shù)據(jù)才有輸出。此時0804(2)、0804(3)的/CS端必須為高電平，以保證這兩個芯片的數(shù)據(jù)端DB0-DB7為高阻態(tài)，否則三個芯片的數(shù)據(jù)將相互擾亂。同理，當0804(2)被選中并完成A/D轉(zhuǎn)換功能時，0804(2)的/CS端為低電平，此時0804(1)、0804(3)的/CS端必須為高電平，對于0804(3)亦然。

ADC0804的時鐘頻率約限制在100KHZ—1460KHZ。P1.1 、P1.2 、P1.3 分別作為0804(1)、0804(2)、0804(3)的片選分時控制信號；P1.0用作分時接收三個A/D芯片的中斷請求輸出/INTR信號。本例采用單極型連接方法，故三路模擬量輸入的VI－端均接地。ADC0804電壓輸入與數(shù)字輸出關(guān)系表，如表1所示。


3.3　軟件應用設計

設有三路模擬量輸入的檢測系統(tǒng)，每路電壓分別為1.000V、2.000V、3.000V，采樣后的數(shù)字量數(shù)據(jù)依次存放到60H—62H的3個內(nèi)存單元中。該程序以中斷方式進行數(shù)據(jù)傳送，P1.1 、P1.2 、P1.3 分別對0804(1)、0804(2)、0804(3)分時選通；P1.0分時接收三個A/D芯片的中斷請求輸出信號。/INTR信號把轉(zhuǎn)換完成的狀態(tài)作為單片機的中斷請求信號。A/D轉(zhuǎn)換器IC層疊并聯(lián)實現(xiàn)通道倍擴展程序流程圖，如圖2所示。其中，圖2（a）為初始化程序流程圖，圖2（b）為中斷服務程序流程圖。


　3.4　分時控制模/數(shù)轉(zhuǎn)換輸出結(jié)果分析

ADC0804分時控制模/數(shù)轉(zhuǎn)換輸出結(jié)果表，如表2所示。


　程序執(zhí)行后，60H單元的A/D轉(zhuǎn)換結(jié)果為32H,對應的十六進制高半字節(jié)為3H，低半字節(jié)為2H，通過表1可查得分別對應的高半字節(jié)和低半字節(jié)電壓為0.960+0.040=1.000V；61H單元的A/D轉(zhuǎn)換結(jié)果為64H，對應的十六進制高半字節(jié)為6H，低半字節(jié)為4H，通過表1可查得分別對應的高半字節(jié)和低半字節(jié)電壓為1.920+0.080=2.000V；62H單元的A/D轉(zhuǎn)換結(jié)果為96H，對應的十六進制高半字節(jié)為9H，低半字節(jié)為6H，通過表1可查得分別對應的高半字節(jié)和低半字節(jié)電壓為2.880+0.120=3.000V。

結(jié)論:以上三個單元的A/D轉(zhuǎn)換數(shù)字量結(jié)果均分別與相對應的模擬輸入電壓相吻合，此結(jié)果表明ADC0804A/D轉(zhuǎn)換器IC層疊并聯(lián)實現(xiàn)通道倍擴展的設計方案是成功的。

4 結(jié)束語

此文相關(guān)技術(shù)已獲中國國家專利,其創(chuàng)新點：采用A/D轉(zhuǎn)換器IC層疊并聯(lián)，在不增加A/D轉(zhuǎn)換單元電路板面積的同時，使A/D轉(zhuǎn)換通道的數(shù)量增加兩倍，降低了硬件成本。

該項技術(shù)還可進一步推廣到三片以上ADC0804 A/D轉(zhuǎn)換器或其它特性IC芯片的層疊并聯(lián)中去。