當前位置:首頁 > 電源 > 數(shù)字電源
[導讀]有時,微控制器本身可以完全吸收設計的所有功能要求。對于絕大多數(shù)嵌入式系統(tǒng)設計而言,編程良好,高度集成的嵌入式處理器是工程師可以使用的最具成本效益,功效最高,速度

有時,微控制器本身可以完全吸收設計的所有功能要求。對于絕大多數(shù)嵌入式系統(tǒng)設計而言,編程良好,高度集成的嵌入式處理器是工程師可以使用的最具成本效益,功效最高,速度最快的解決方案。

當原始性能至關重要時,捕獲的邏輯專用硬件可實現(xiàn)最高性能。例如,定序器可以比軟件中實現(xiàn)的相同邏輯快一個數(shù)量級。由于分立邏輯器件占用大量空間和功率,因此添加FPGA是一種可行的替代方案。在許多情況下,F(xiàn)PGA和微控制器的組合是一個很好的解決方案。當微控制器在FPGA的邏輯中實現(xiàn)時,可以實現(xiàn)更密集的解決方案。作為硬編碼的宏,或者在每個新設計中被替換和布線的軟宏,整個微控制器吸收到FPGA的房子不僅可以產(chǎn)生最高的密度,而且可以產(chǎn)生最大的靈活性,特別是如果你足夠勇敢地修改核心以提高性能。本文著眼于在現(xiàn)有FPGA中快速運行的微核。這些可以從各種獲得,包括開放和封閉,免費和IP許可。

比原始版本更好

可以使用傳統(tǒng)架構和專有架構,每種架構都有優(yōu)勢。傳統(tǒng)內(nèi)核與傳統(tǒng)微處理器兼容,并提供熟悉的體系結構。您公司生產(chǎn)的產(chǎn)品可以使用已經(jīng)過測試和驗證的代碼。當需要下一代產(chǎn)品甚至是新的改進模型時,組織良好且可靠的代碼庫的可重用性可以節(jié)省大量時間。

幾種流行的內(nèi)核已經(jīng)以原始邏輯形式實現(xiàn)了各種各樣的FPGA系列包括諸如Microchip PIC,Intel 8051,Atmel AVR,Motorola 6502,Intel 8080和Zilog Z80微控制器等處理器。一個不那么明顯的優(yōu)點是能夠改進初始化建筑。如果時間和資源允許,可以克服缺點,因為您可以修改設計。例如,非常流行的8051架構最初采用有序架構,每條指令需要12個時鐘周期。精確的傳統(tǒng)實現(xiàn)可以反映初始功能,或者可以實現(xiàn)更現(xiàn)代的風格,減少每條指令的時鐘周期數(shù)。

改進的8051 IP內(nèi)核也可用于跨平臺開發(fā)。 R8051XC2-BF核心?可用于ASIC或Xilinx和Altera FPGA;它通過添加第二個數(shù)據(jù)指針(初始設計的缺點)和JTAG調(diào)試接口(圖1)改進了初始設計。

 

 

圖1:傳統(tǒng)核心的商業(yè)可用實現(xiàn)通常會改進初始的離散設計。這個8051內(nèi)核每個指令運行一個時鐘,并添加JTAG和第二個數(shù)據(jù)指針。

ARM內(nèi)核雖然許多設計可以使用8位內(nèi)核,但現(xiàn)代功能可能需要更高的總線寬度來簡化處理。如果您正在操作24位寬的圖形數(shù)據(jù),則單個32位傳輸比三個8位傳輸更有效。

最流行的32位架構也許是ARM?Cortex?,令人驚訝的是,它已成為FPGA實現(xiàn)的流行且受到良好支持的架構。從面積和功耗角度來看,ARM Cortex非常高效??蓴U展的架構得到眾多工具和開發(fā)套件的很好支持,以及外圍設備,內(nèi)存管理,數(shù)學和DSP功能的開源代碼。

ARM內(nèi)核的一個很好的特性是它們不屬于一個FPGA制造商,可以在不同制造商的設備上實現(xiàn)。這意味著隨著設計的發(fā)展或需求的變化,您不會被鎖定在一個供應商中。另一個好處是,架構可以從更簡單,功能更少的Cortex M0擴展到非常高端的多核A8和A9風格。此外,還具有經(jīng)過賽道驗證的驅(qū)動程序和堆棧,可用于高端外設,如USB,以太網(wǎng),Wi-Fi,ZigBee,藍牙等。

Xilinx系列產(chǎn)品是嵌入式微核的大支持者,而ARM架構也不例外。像XC5VLX50-1FFG676C這樣的器件是XilinxVirtex?5系列的一部分,它是一個非常大,密集,高端的FPGA的例子,它可以在芯片上安裝一個快速而密集的系統(tǒng)。 550 MHz器件具有440個I/O和超過46,000個邏輯模塊,不僅支持ARM內(nèi)核功能,還支持高達72位寬的存儲器寬度,流水線操作,F(xiàn)IFO,具有高達16.4 Mbits內(nèi)部塊存儲器的雙端口存儲器和DSP功能。

Microsemi是另一家提供ARM內(nèi)核支持的FPGA制造商,ProASIC3系列是一款優(yōu)秀的目標技術,具有令人印象深刻的低端到高端邏輯,I/O,RAM和門數(shù)15,000到3,000,000。一個很好的例子是A3PE3000-FGG484具有341個I/O和516 Kbits的內(nèi)部RAM。

Altera具有可比較的部件,如EP3SL50F780C4N,它同樣支持ARM核心處理器,并為DDR,DDR2,DDR3,SDRAM提供內(nèi)存支持更多,最多24個模塊化I/O bank,448 I/O(系列中最多744個)。作為Stratix?III系列的成員,Altera可以訪問Altera Mega-Function合作伙伴計劃(AMPP),以獲取可用的外設,內(nèi)核和支持。 Altera還通過其Altera MegaCore功能支持多種知識產(chǎn)權(圖2)。

 

 

圖2:高端32位ARM架構是許多FPGA的流行核心。該Altera版本增加了多核調(diào)試和跟蹤功能,簡化了單個FPGA內(nèi)多個實例化處理器內(nèi)核的設計。

專有內(nèi)核

除了行業(yè)標準的微控制器內(nèi)核外,F(xiàn)PGA制造商還提供專有內(nèi)核,這些內(nèi)核具有非常高的邏輯效率,可擴展至8至32位的性能水平。這些供應商的關鍵不是在不需要的功能和外圍設備上浪費邏輯;經(jīng)??s減,實現(xiàn)了裸機處理單元,以提供基本的可編程性和FPGA內(nèi)部大型邏輯池的接口。這不僅可以讓內(nèi)核快速運行,而且還可以保持它們足夠小,以便在SoC內(nèi)部創(chuàng)建自己的雙核,四核甚至八核處理器。

Xilinx指定Blaze這樣的內(nèi)核,可以同時使用PicoBlaze和MicroBlaze口味。 PicoBlaze是一種8位RISC架構,具有高達240 MHz的性能。它主要設計用于VHDL設計流程,并作為VHDL源文件提供。一旦在13個不同的Xilinx系列中實現(xiàn),它就不需要外部元件,完全在主機部分內(nèi)部運行。

支持的系列包括Kinetex-7,Artix-7,Virtex(4,5,6,7,II-Pro) )和Spartan?(3和6)。從資源和復雜性的角度來看,PicoBlaze是Spartan(雙關語)。它具有一個16 x字節(jié)寬的通用數(shù)據(jù)寄存器,1K可編程片上程序存儲器(在FPGA配置期間自動加載),一個帶有CARRY和ZERO指示器標志的字節(jié)寬運算邏輯單元(ALU),64字節(jié)內(nèi)部暫存器RAM,256個輸入和256個輸出端口,便于擴展和增強。另一方面,它具有可預測的性能,每條指令總是兩個時鐘周期,高達240 MHz(或Virtex-4中的100 MIPS) FPGA)和88 MHz(或Spartan-3 FPGA中的44 MIPS)。 PicoBlaze對Xilinx用戶免費提供,并附帶匯編程序和VHDL源代碼。

高端是Xilinx MicroBlaze。這是一個32位RISC Harvard架構軟核處理器內(nèi)核,具有32個通用32位寄存器,ALU,針對嵌入式應用優(yōu)化的豐富指令集,三級MMU/MPU支持等。

靈活性該核心(圖3)允許您選擇性能優(yōu)化的五級流水線,使用Kinetix-7系列(例如XC7K70T-1FBG676C)或3級流水線區(qū)域優(yōu)化版本可實現(xiàn)高達317 DMIPS在Xintex-7或Virtex-6和7系列器件(如XC6VLX130T-1FFG784C)上仍然可以達到令人尊敬的264 DMIPS。

 

 

圖3:用于Xilinx FPGA的專有32位MicroBlaze內(nèi)核有條件編譯指令允許你添加你需要的塊,并消除你不保存邏輯和提高密度的塊。

Altera還提供了一個名為NIOS的專有內(nèi)核,現(xiàn)在是第二代NIOS II版本(圖4) 。作為業(yè)界使用最廣泛的軟處理器,它具有功率靈敏度和安全關鍵(DO-254)兼容性的實時性能。

 

 

圖4:Altera的第二代NIOS II內(nèi)核被譽為FPGA中使用最廣泛且支持的IP內(nèi)核,并帶來了許多開發(fā)和調(diào)試功能。

六級流水線NIOS內(nèi)核可以實現(xiàn)少至600個邏輯單元和特征向量中斷控制,緊密內(nèi)存和DSP耦合,以及添加自定義指令(最多256個)的能力。它可以使用內(nèi)存管理單元(MMU),并在開源和商業(yè)支持的版本中支持嵌入式Linux。

可行的替代方案

您的設計細節(jié)將決定您是應該選擇硬宏還是軟宏。硬宏占用FPGA內(nèi)部的特定位置和資源,但硬編碼宏的特性更好,可以實現(xiàn)更好的性能。

軟宏也可以實現(xiàn)良好的性能,特別是如果你足夠勇敢修改,改進,或平行他們。一如既往,良好的設計實踐將產(chǎn)生最佳結果??傊?,當需要盡可能高的密度和/或性能時,選擇FPGA內(nèi)部的軟處理器而不是傳統(tǒng)的微控制器及其所有支持電路可能在靈活性,效率,性能,功耗和空間方面,這是一個更好的解決方案。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉