嵌入式系統(tǒng)數(shù)字圖像采集接口電路設(shè)計

一、引言 　　隨著半導體技術(shù)的飛速發(fā)展，具有圖像功能的嵌入式應用愈來愈多。從數(shù)碼相機、可視電話、多功能移動電話等消費產(chǎn)品到門禁、數(shù)字視頻監(jiān)視等工業(yè)控制及安防產(chǎn)品，圖像采集和處理已成為重要的組成部分之一。圖像采集需要進行同步信號的處理，比通常的a/d數(shù)據(jù)采集過程復雜，電路的設(shè)計也較為困難。傳統(tǒng)pc上的圖像采集卡都是在philips、brooktree等半導體公司提供的接口芯片基礎(chǔ)上，由專業(yè)公司開發(fā)生產(chǎn)。在嵌入式系統(tǒng)中不同的處理器和圖像傳感器的信號定義及接口方式不同，沒有通用的接口芯片。另外，利用系統(tǒng)中的現(xiàn)有資源設(shè)計圖像采集電路，可以減少器件數(shù)量、縮小產(chǎn)品體積和降低系統(tǒng)成本。所以，通常嵌入式系統(tǒng)中要求自行設(shè)計圖像采集接口電路。本文針對不同采集速度的要求，提出了兩種圖像采集接口電路的設(shè)計方法。 　　目前市場上主流的圖像傳感器有ccd、cmos兩種器件，其中cmos器件上世紀90年代產(chǎn)生，近年來得到了迅速發(fā)展。傳感器的輸出有模擬和數(shù)字兩種。由于cmos器件功耗小、使用方便，具有直接數(shù)字圖像輸出功能，作者在設(shè)計時選用了cmos數(shù)字輸出圖像傳感器件。其他方式器件的接口設(shè)計與此類似，將在討論中說明。 　　本文內(nèi)容做如下安排：第二部分簡述圖像信號的特點；第三、四部分分別介紹i/o和內(nèi)存直接寫入兩種接口設(shè)計方法；最后部分是討論。 二、圖像信號介紹 　　圖1給出了采樣時鐘(pclk)和輸出數(shù)據(jù)(d)之間的時序關(guān)系。在讀取圖像數(shù)據(jù)時用pclk鎖存輸出數(shù)據(jù)。除采樣時鐘(pclk)和數(shù)據(jù)輸出(d)外，還有水平方向的行同步信號(hsync))和垂直方向的場同步信號(vsync)。對于隔行掃描器件，還有幀同步信號(frame)。如圖2，一幀包括兩場。圖2中窄的矩形條是同步脈沖，同步脈沖期間數(shù)據(jù)端口輸出的數(shù)據(jù)無效。 　　plck存在時，圖像數(shù)據(jù)端口連續(xù)不斷地輸出數(shù)據(jù)。由于行之間以及場之間輸出數(shù)據(jù)無效，在采集圖像數(shù)據(jù)必須考慮同步信號，讀取有效數(shù)據(jù)才能保證圖像的完整性。 三、i/o接口設(shè)計 　　對于mcu、dsp處理器，i/o是最方便的訪問方式之一。以i/o方式讀取圖像數(shù)據(jù)不僅可以簡化電路設(shè)計，而且程序也很簡單。但由于讀取每一個像素都要檢測狀態(tài)，在處理器速度低的情況下，讀取圖像慢。在處理器速度快或圖像采集速度要求不高的應用中，i/o接口方式是一個較好的選擇。 1、電路原理和結(jié)構(gòu) 　　在圖像傳感器和處理器之間，利用兩個鎖存器分別鎖存狀態(tài)和圖像數(shù)據(jù)，處理器通過兩個i/o端口分別讀取。圖3中，在采樣時鐘的上升沿數(shù)據(jù)鎖存器保存?zhèn)鞲衅鬏敵龅膱D像數(shù)據(jù)，當處理器通過i/o口讀取圖像時，數(shù)據(jù)鎖存器輸出數(shù)據(jù)。其它情況下，鎖存器輸出處于高阻狀態(tài)。處理器通過狀態(tài)鎖存器讀取同步信號和圖像就緒(ready)指示信號。在數(shù)據(jù)鎖存器保存圖像數(shù)據(jù)的同時，狀態(tài)鎖存器產(chǎn)生ready信號(從‘0’到‘1’)。處理器讀取圖像數(shù)據(jù)時，ready信號自動清除(從‘1’到‘0’)。處理器讀取狀態(tài)時鎖存器驅(qū)動總線，其他情況下輸出處于高阻狀態(tài)。 2、圖像讀取流程 　　要保證圖像的完整性就必須從一場圖像的第一行開始讀取，對于隔行掃描輸出的圖像則必須從一幀的第一行開始讀取。讀取每行圖像數(shù)據(jù)時，則從該行的第一個像素開始。因此，在讀取圖像數(shù)據(jù)前應先判斷場和行的起始位置。圖4是通過i/o接口方式讀取圖像數(shù)據(jù)的流程。讀取每個像素數(shù)據(jù)前先查詢數(shù)據(jù)狀態(tài)，如果數(shù)據(jù)已準備好則讀取數(shù)據(jù)。 3、同步信號檢測 　　為了簡化電路設(shè)計，用處理器直接讀取同步信號，然后找出場和行的起始位置。 　　從圖2可以看出，處理器讀取同步信號時，信號可能處在同步脈沖狀態(tài)(‘1’)或正常狀態(tài)(‘0‘)。對于那些同步信號反向的器件，則分別為‘0’和‘1’。如果信號處于同步脈沖狀態(tài)，第一次檢測到的正常狀態(tài)就起始位置。如果信號處于正常狀態(tài)，則首先檢測到脈沖狀態(tài)，然后用同樣的方法確定起始位置。 通過上述方法可以檢測出場的起始位置和行起始位置。 4、用vhdl設(shè)計鎖存器 　　在應用中，以上兩個鎖存器的功能和其他邏輯集中在一起，用可編程邏輯器件實現(xiàn)。下面分別為它們的vhdl表示。 　　設(shè)do(0-7)是鎖存器輸出端，di(0-7)是鎖存器輸入端，dm(0-7)是中間狀態(tài)，data_r是