時基集成電路的引腳功能

;;; 單時基集成電路一般為8腳雙0805 106M 6.3V列直插式封裝。第2腳為置“1”端丐，當虧≤÷V cc時使電路輸出端u。為“1”。第6腳為置“o”端R，當R≥號V cc時使電路輸出端u。為“o”。第3腳為輸出端u。，輸出端與輸入端為反相關系。第7腳為放電端，當U。=0時7腳導通。第4腳為復位端MR，當MR=O時，U02 0。
;;; 雙時基集成電路一般為1 4腳雙列直插式封裝。時基集成電路各引腳功能見表1-3。;;;;;;;;;;;
;;; 555時基集成電路的特點是將模擬電路與數(shù)字電路巧妙地結合在一起，從而可實現(xiàn)多種用速。
;;; 圖1-14所示為555時基集成電路內部電路方框圖。電阻只，、尺扒R3組成分壓網(wǎng)絡，為A、A2兩個電壓比較器提供吾Vcc和÷Vcc的基準電壓。兩個比較器的輸出分別作為RS觸發(fā)器的置“O”信號和置“1”信號。輸出驅動級和放電管VT受RS觸發(fā)器控制。由于分壓網(wǎng)絡的三個電阻。均為5 kfl，所以該集成電路被稱為555時基電路。
;;; 555時基集成電路的工作原理是：
;;; 當置“o”輸入端R≥吾Ve。時（百>÷V），上限比較器A1輸出為“1”使電路輸出端U。為“0”，放電管VT導通，DISC端為“0”。
;;; 當置“1”輸入端丐≤÷V。。時（R<詈V），下限比較器A。輸出為“1”使電路輸出端U。為“1”，放電管VT截止，DISC端為“1”。