嵌入式無源元件技術(shù)的開發(fā)源于制造商對減少元件數(shù)量、壓縮電路板尺寸、增加電路板功能、降低產(chǎn)品總體成本的需求。在電子設(shè)備中，無源元件在元件總量中占了相當(dāng)?shù)谋壤渲杏忠噪娮韬碗娙轂橹?。過去，一部典型的GSM手機中含有500多個無源元件，占了電路板面積的一半，并有25%的焊點與此有關(guān)。本文描述的EP技術(shù)其著重點在于對非關(guān)鍵電阻、和電感進行識別并盡可能多地將它們嵌入HDI-中。
EP技術(shù)
開發(fā)EP技術(shù)有三個主要目的。第一個目的是開發(fā)一種技術(shù)，使得無線和便攜式產(chǎn)品中現(xiàn)用的無源元件至少可被嵌入30～50%。研發(fā)的EP技術(shù)一開始致力于改進嵌入聚合物厚膜（PTF）電阻的方法，以及了解采用HDI電介質(zhì)（PCC或光通路）以形成簡單的平板和2.5匝多層電感的限制條件。其后，他們又致力于開發(fā)用于嵌入大數(shù)值分立的新型高介電常數(shù)材料。
第二個目的是使該技術(shù)與傳統(tǒng)的HDI-制造工藝和設(shè)備相兼容，以最大限度地減少投資并加速供應(yīng)基地的形成。PTF電阻、HDI介電平板電容器和電感的生產(chǎn)均依賴于大多數(shù)HDI-制造廠的現(xiàn)有設(shè)備。填充了高介電常數(shù)陶瓷的光致介電（CFP）"夾層（mezzanine）"電容器要求采用幕涂（curtain coating）或垂直輥涂(vertical roller coating)及溶劑顯影（ developing）工藝。
第三個目的是使新型的EP技術(shù)比現(xiàn)有的選擇方案更便宜。采用薄來制造嵌入式電阻已變得較為普遍，但這些材料制成的薄膜電阻范圍有限，且貨源和制造基地稀缺。同樣，現(xiàn)有的電容技術(shù)其適用性有限，不允許采用分立電容器，且不易加工。
EP技術(shù)與任何的1-X-1或2-X-2 HDI加高工藝（build-up）相兼容。PTF電阻的絲網(wǎng)印刷技術(shù)在業(yè)界的應(yīng)用已有幾十年的歷史，可為大多數(shù)PCB制造廠所采用，而且在材料和加工方面都顯示出低成本的特點。HDI介電嵌入電容器和電感的適用性受到限制，但它們是HDI加高工藝所固有的，且嵌入時無需額外成本。
下面簡述每個可嵌入元件的可靠性和性能。
PTF電阻
商品化的PTF印劑（inks）的改進加上內(nèi)部開發(fā)的工藝改良措施實現(xiàn)了適用范圍廣、可靠性高的PTF嵌入式電阻技術(shù)的推廣應(yīng)用。ASAGU TU-00-8碳酚醛樹脂印劑用于制造嵌入式PTF電阻。這種印劑的薄膜電阻率可在每方35 M 之間，并可通過混合以獲得位于其間的任何數(shù)值。PTF電阻技術(shù)允許在同一層上印刷多種印劑，由此獲得小至18 、大至10M 的電阻。
傳統(tǒng)的做法是把嵌入式電阻直接印刷在蝕刻銅條或絲網(wǎng)銀條上。兩種電阻生產(chǎn)工藝均不能滿足業(yè)界對高可靠性和不斷增長的空間節(jié)約方面的要求。
公司的EP技術(shù)在銅條和絲網(wǎng)印刷PTF電阻之間插入了一種專有材料。采用一種直接沉積在銅條上的界面穩(wěn)定性助觸媒來替代傳統(tǒng)的銀膏，能夠顯著地減輕環(huán)境應(yīng)力條件下的電阻漂移，同時保留了光刻制模銅版的精確邊緣輪廓和密度上的優(yōu)勢。
當(dāng)采用穩(wěn)定性助觸媒時，暴露于85%RH/85℃條件下500小時之后的電阻的總體變化不超過初始值的 10%。而且當(dāng)置于烘烤條件（125℃，3小時）下時，這一阻值的增加是完全可逆的。因此，不能表示實際工作條件下的器件性能。在單獨的測試中，光對電阻進行5X-高溫回流焊（峰值溫度220℃），隨后施以500次的液體-液體熱沖擊，電阻的變化在 4%以內(nèi)。
電容器
電容器技術(shù)的開發(fā)分兩個階段。在技術(shù)應(yīng)用的第一階段，HDI電介質(zhì)被用來做成平板電容器。當(dāng)電介質(zhì)厚度為50微米時，典型HDI電介質(zhì)的電容密度為0.8pF/mm2。這就把合理的可嵌入式電容器的范圍限制在12 pF以下。
在該技術(shù)應(yīng)用的第二階段，通過與Vantico AG公司的合作，共同開發(fā)出了一種高介電常數(shù)的CFP材料，使得可把分立電容器嵌入在核心層與外HDI層之間（"夾層"電容器由此得名）。
電感
電感技術(shù)專注于制作可嵌入范圍高達的2匝和2.5匝的多層螺旋電感。開發(fā)工作致力于建立用于預(yù)測各種RF條件下嵌入式電感特性的數(shù)學(xué)模型，并確定變化的主要原因。嵌入式螺旋電感的容限在15%～20%之間，且受記錄、印刷-蝕刻以及各PCB制造廠對HDI電介質(zhì)厚度控制能力的影響。
設(shè)計根據(jù)
用于在任何給定的設(shè)計中選出可嵌入的無源元件的方法。選擇過程總是始于對材料清單和電原理圖的分析。作為確定可嵌入無源元件的初步篩選，首先應(yīng)分析每個元件的數(shù)值和容限，隨后對那些在嵌入時對電路功能至關(guān)重要的元件進行評估。重要的元件可能是指要求高Q值、高功耗或?qū)υ肼暶舾械臒o源元件，以及那些用于對電路功能進行微調(diào)的元件。
此外，電氣工程師必須決定如何對EP元件進行布局，以使各功能不至相互干擾并由此降低整個電路的功能（交互/寄生電容或電感）。最后必須進行計算以確定在各個層上是否有足夠的空間來嵌入全部被選擇的元件。可把EP電路元件相互組合起來，同時把EP元件與SMT元件組合起來，以形成一個總體面積更小、功能相當(dāng)?shù)哪K。
選擇完成后，必須比較EP組裝模塊和等效的SMT模塊的成本。早期的許多EP模塊設(shè)計采用的是直接現(xiàn)有SMT陶瓷RF模塊的方法。
新的EP設(shè)計不適用于這種簡單的比較，因為很多時候非EP替代方案并不存在。盡管如此，對于大多數(shù)RF及模塊應(yīng)用而言，EP技術(shù)已證明是一種降低成本的行之有效的方法。
RF模塊的案例研究
作為降低成本的措施之一，設(shè)計了一個EP-RF模塊來替代GSM電話中現(xiàn)有的共燒陶瓷模塊。該設(shè)計采用了PTF電阻、HDI電容器和電感。
EP模塊是一個7 9mm元件，其設(shè)計采用了與現(xiàn)行陶瓷元件相同的引出線和面積，意在便于將其以表面安裝的形式"插入"母板襯底上。模塊一半以上的無源元件被嵌入四層HDI/FR4加高結(jié)構(gòu)中。采用兩種不同的印劑來嵌入8個電阻。電容器以平板構(gòu)造嵌入（采用50 m HDI環(huán)氧樹脂作為電容器電介質(zhì)）。電感作為單層或雙層銅線（copper traces）嵌入。在進行此項設(shè)計時（1999年），CFP電容器尚未進入大批量生產(chǎn)階段，故未能被采用。將EP模塊與共燒陶瓷方案（以及替代的SMT方案）相比較，發(fā)現(xiàn)EP-HDI模塊的電氣性能（包括相位噪聲）與之相當(dāng)或更好。
用于說明電路板構(gòu)造的截面圖。一個HDI層被涂敷于20mil的高Tg FR4磁心的兩側(cè)。模塊的底部主要是接地平面和引出腳底座；電路的大部分位于第一層和第二層。第二層上的PTF埋入式電阻經(jīng)由微通路（microvias）與第一層相連，實現(xiàn)了高效的電路板設(shè)計，且有可能引入寄生或干擾的軌跡非常少。最細微的線和間隔為。微通路和底座分別為5和10mil。
嵌入式電阻
在大多數(shù)設(shè)計里，通常首先檢查嵌入電阻的可能性，因為電阻是數(shù)量最多的無源元件，且在解放電路板面積資源方面最具潛力?？粘鰜淼谋砻娣e則可以用來嵌入那些原本無法裝進的較大電容器或電感，或者用于壓縮模塊的占用面積。
分析RF模塊電原理圖可得出一個結(jié)論：全部8個電阻可允許20%的波動，所以應(yīng)被嵌入。模塊中第二層上的PTF電阻的布局。采用每方50 印劑來印刷22 ，51 和220 電阻。采用每方1000 印劑印刷1.5 K 、1.8 K 和2.2K 電阻。這些電阻寬400～750 m，長280～850 m。采用兩種不同的印劑可把設(shè)計壓縮到希望的面積內(nèi)。另外，電阻直接與HD平板電容器的底部電極（第二層）相連，這樣最大限度地減少了電損耗和占用空間。
根據(jù)經(jīng)驗，只要每一次印刷的底板電阻密度超過8K～10K，因采用兩種或更多印劑印刷而增加的費用便不成為問題。影響基底成本的因素有許多種，但最重要的一個因素是底板的利用率。每個底板上的電阻密度越大，基底的成本越低，模塊的成本也越低。
在這個RF模塊例子中，必須采用兩種印劑來嵌入所有的電阻以實現(xiàn)希望的占用面積，消除了對昂貴的雙封裝晶體管或0201元件的需求，并且節(jié)省空間以嵌入昂貴的電感。電容器
在可能嵌入的11個電容器中只嵌入了3個。有5個電容器的數(shù)值不在采用HDI電介質(zhì)制造的范圍之內(nèi)。剩下的6個低值電容器（＜＝中，其中3個要么對電路功能影響極大，要么是電路微調(diào)所必需的，因而不能被嵌入。剩下3個電容器象平板電容器一樣被嵌入，電極位于第一層和第二層。如何選擇用于嵌入的非關(guān)鍵電容器是通過一個實驗來確認的。在實驗中，嵌入電容器的尺寸（以及數(shù)值）變化范圍為 24%，對組裝模塊的產(chǎn)量無影響。
電容器的尺寸得根據(jù)0.8pF/mm2（50 m電介質(zhì)厚度）的電容密度來計算。超過1pF的電容器所占面積比0402表面安裝電容器通常需要的要大。在多層HDI結(jié)構(gòu)和采用CFP的結(jié)構(gòu)中，可把電容器埋入，這樣就不會與SMT元件爭搶最上面的面積資源。在單層HDI結(jié)構(gòu)中，頂部電極位于外層。盡管如此，本設(shè)計中還是采用了最大為2.2 pF的嵌入式電容器，這是因為:1＝它們基本上是"無成本"的，節(jié)約了被的等效SMT元件的元件和組裝成本；2＝若非如此，EP模塊占用面積必須與現(xiàn)有LTC模塊相匹配的要求將產(chǎn)生未用空間；3＝因把頂端電極加倍作為一個或多個SMT元件的焊接區(qū)，增大了嵌入式電容器的空間利用系數(shù)。
電感
將小于4nH的嵌入式電感設(shè)計為單層銅線（傳輸線），寬度通常為6～8mil。較大數(shù)值的電感（最大為）被設(shè)計為兩層線圈式（螺旋狀）。電感的幾何形狀是模型化的，并被輸入Mentor 元件庫以為目前和今后的設(shè)計所用。即使是低值螺旋電感占用的面積也比大多數(shù)0402元件大。但是，我們?nèi)越ㄗh嵌入盡可能多的電感，因為這樣做也無需額外的成本，并且不占用最上方的表面積。
成本
本例研究中的EP-RF模塊所用的元件比采用等效共燒陶瓷元件時少13個。這使得元件成本節(jié)約了10%以上。用HDI-EP代替共燒陶瓷元件節(jié)約了30%的基底成本。組裝成本的節(jié)約更為顯著，超過了40%。這主要是因為組裝過程中處理陶瓷基底非常困難。HDI-EP元件在標準尺寸的PCB底板上生產(chǎn)并被大批量排列整齊地發(fā)運，從而便于高效快速地進行組裝。
結(jié)論
本文描述的EP技術(shù)使得大量的無源元件能夠容易而可靠地嵌入有機HDI基底中。它與所有HDI加高工藝兼容，并可以從三家全球性的PCB供應(yīng)商處購置。該案例說明了HDI-EP模塊是該技術(shù)的一個極好的應(yīng)用，并可實現(xiàn)成本的顯著節(jié)約。
下載文檔
