賽靈思XPS 8.2版本開發(fā)套件推進嵌入式處理的開發(fā)

新版本的Platform Studio引入了獨特的處理支持并增強了設(shè)計的便捷性

作者：Jay Gould

Xilinx嵌入式解決方案市場部高級產(chǎn)品經(jīng)理

jay.gould@xilinx.com

如果問使用Xilinx Platform Studio (XPS)嵌入式工具套件的用戶，他們需要什么功能來滿足其下一代終極處理設(shè)計的需要?他們必然會回答:“性能和先進的處理功能。” 為了滿足嵌入式環(huán)境的要求，工程師必須設(shè)法從現(xiàn)有大多數(shù)成本經(jīng)濟的器件中一點點地挖掘出性能，并且，他們在設(shè)計和調(diào)試兩個方面都需要方便使用的工具。

XPS 8.2版本是普遍使用的嵌入式開發(fā)套件(EDK)的一種，賽靈思在其中增加了新型的高度最優(yōu)化的MicroBlaze?軟處理核，支持一體化的PowerPC浮點單元(FPU)，并且增加了對Virtex-5 LX最新器件的支持。與其純粹利用單個處理器的時鐘頻率來衡量性能提升的程度，嵌入式設(shè)計工程師不如利用集成了更快速的硬處理核、靈活的軟處理核及附加的協(xié)處理引擎所有優(yōu)勢的XPS套件，不論它們是FPU、其它IP或用于卸載和分配工作負載的附加的處理核。此外，新型的XPS增加了大量的增強功能、調(diào)試可視性，并在使用方便性上進行了改進。

新型器件和處理支持

2006年5月，賽靈思推出了Virtex-5 LX器件，這種FPGA平臺在65nm的三柵極氧化層架構(gòu)上集成了高級系統(tǒng)功能，從而能夠完全支持嵌入式處理。與上一代FPGA相比，Virtex-5技術(shù)把半導(dǎo)體器件的性能提高了30%，與此同時，功耗降低了30%以上。靈活的處理IP外設(shè)容許客戶精確地構(gòu)建需要的定制解決方案，而不必增加額外的器件成本或在昂貴但不需要的器件選擇上造成浪費。

為了在高性能Virtex-5 LX器件中最有效地利用嵌入式設(shè)計，賽靈思優(yōu)化了MicroBlaze用于65nm工藝的軟處理核，并且增加了一些特殊的增強功能，以實現(xiàn)每條指令較少的周期(CPI)。賽靈思的MicroBlaze 5.0處理器配備5級管線及可選的4或8字高速緩沖存儲器以提升性能。新型的MicroBlaze嵌入式處理器與為初期的實例編寫的代碼后向兼容，所以，客戶不會因處理器的退化而遇到麻煩。那些采用Spartan系列FPGA進行嵌入式設(shè)計的工程師們可以繼續(xù)沿用現(xiàn)有的MicroBlaze 4.0核，這個核已經(jīng)針對高性能應(yīng)用進行了優(yōu)化，而且同時擁有有最小的占位面積。

實際上，在基系統(tǒng)生成器(Base System Builder)設(shè)計向?qū)?nèi)，Platform Studio工具套件自動地針對合適的FPGA器件把優(yōu)化的MicroBlaze核進行例示。除非客戶想手工完成這個過程(而且你行的話)，否則，要讓設(shè)計向?qū)槟銉?yōu)化核配置以加速設(shè)計?？蛻舨恍枰獌H僅為了利用一個更快的Virtex-5器件和較高性能的MicroBlaze處理器，就為預(yù)存的設(shè)計或代碼 “設(shè)置端口”。不論客戶的設(shè)計采用的是Virtex或Spartan系列器件，賽靈思都會為客戶提供量身定制的優(yōu)化MicroBlaze解決方案。

性能和調(diào)試可視性

此外，使總體嵌入式系統(tǒng)性能最大化的一個方法是利用協(xié)處理的概念。嵌入式雜志(Embedded)過去在改進整體性能吞吐量方面已經(jīng)出版了許多文章，其中就討論了通過像增加更多的處理器以卸載主處理器或添加“硬件”指令這樣的方法(軟件算法在FPGA門架構(gòu)中實現(xiàn)以快速連接到主處理器)。利用那些包含浸入PowerPC 405處理器核的Virtex-4器件，Platform Studio 8.2版本引入了對實現(xiàn)FPU的支持。通過在并行FPGA架構(gòu)中例示FPU性能，就可以實現(xiàn)重大的性能改進。

隨著客戶的嵌入式系統(tǒng)變得更為復(fù)雜，調(diào)試工具需要提供更高級別的可視性。因為硬件和軟件組成部分之間的傳統(tǒng)分區(qū)是模糊的，客戶再也不能僅僅依賴于硬件工具來調(diào)試硬件及用軟件工具來調(diào)試代碼，要利用在器件、處理、協(xié)處理和軟件指令的硬件實現(xiàn)上的進展。

作為引入“平臺調(diào)試”的第一步，賽靈思已經(jīng)集成了硬件和軟件調(diào)試器，以提供系統(tǒng)級的觀察并減少硬件和軟件工程師之間的矛盾。一體化的 ChipScope Pro硬件調(diào)試器交叉觸發(fā)GNU軟件調(diào)試器，反之亦然，客戶現(xiàn)在可以從兩個方向反復(fù)查找系統(tǒng)上的故障。如果在某一個硬件地址上或在某一個硬件事件之后發(fā)現(xiàn)一個問題，那么只需簡單地交叉觸發(fā)軟件調(diào)試器就能夠看到軟件正在做什么;如果系統(tǒng)在進入一些軟件功能“foo”之后死機，那么，交叉觸發(fā)硬件調(diào)試器就可以看到硬件正在干什么。

在平臺調(diào)試演變過程中，第二步就是利用安捷倫和賽靈思公司聯(lián)盟的成果。安捷倫公司提供一種E9524A MicroBlaze追蹤工具集，它通過安捷倫的Windows Xpbased邏輯分析儀能夠完全分解蹤跡，是一種利用數(shù)據(jù)流跟蹤和重構(gòu)MicroBlaze程序執(zhí)行歷史的易于使用的解決方案(見圖1)。

Xilinx EDK 8.2版提供的MicroBlaze跟蹤核(MTC)在你的設(shè)計內(nèi)部進行例示，為安捷倫的蹤跡工具集提供可視性。你可以捕獲實時代碼流，這些代碼流與來自周圍系統(tǒng)的測量值有關(guān)。通過打開高速緩沖存儲器，強大的觸發(fā)和深度存儲器跟蹤都不受影響，因為探測出現(xiàn)在MicroBlaze管線的執(zhí)行狀態(tài)。該系統(tǒng)使硬件和軟件工程師能夠配合工作以盡快地發(fā)現(xiàn)和定位系統(tǒng)中存在的設(shè)計缺陷。欲了解更多關(guān)于安捷倫產(chǎn)品的信息，請訪問www.agilent.com/find/microblaze。

圖1：安捷倫的MicroBlaze跟蹤工具集。

圖2：賽靈思Platform Studio調(diào)試配置向?qū)А?/p>

生產(chǎn)率和使用方便性的改進

除了強大的新的跟蹤調(diào)試性能之外，XPS 8.2版本還包含許多根據(jù)我們的用戶建議而實現(xiàn)的增強功能和使用方便性的改進。這些改進和提高進一步實現(xiàn)了新型IP核、RTOS支持和安裝以及全新的功能和其它生產(chǎn)率的提升。

在XPS工具套件內(nèi)部器件之間的更好集成、鏈接器腳本及數(shù)據(jù)表生成都可以改進整體生產(chǎn)率。8.2版本改進了IP核的可視性狀況，從而有助于版本的控制;我們還加速了調(diào)用內(nèi)部工具和加載大型設(shè)計的性能。

新的配置向?qū)?見圖2)有助于設(shè)置調(diào)試時間段，并使它們在后續(xù)的時間段更快并更方便地再現(xiàn)。該版本包括對PowerPC高速緩沖存儲器突發(fā)模式、硬三模以太網(wǎng)MAC、分散/聚集DMA、及無數(shù)新的存儲控制器接口的支持。此外，8.2版本是第一個支持美國風(fēng)河系統(tǒng)公司(Wind River Systems)的VxWorks 6.3及MontaVista公司的嵌入式Linux 2.6的Platform Studio版本。[!--empirenews.page--]

欲了解完整的8.2版本中的新功能，請訪問：www.xilinx.com/cn/edk。

結(jié)論

8.2版本擴展了獲獎的Platform Studio工具套件的基礎(chǔ)，增加了用于處理和器件支持的令人振奮的新選項。賽靈思已經(jīng)針對新的高性能Virtex-5 LX FPGA對MicroBlaze軟處理核進行了優(yōu)化，當與現(xiàn)有的Spartan FPGA相結(jié)合時，為客戶提供了最終的低成本面積最優(yōu)化選擇或高端系統(tǒng)的吞吐量。

對FPU的支持增強了業(yè)已快速的PowerPC處理解決方案，容許客戶定制完美的協(xié)處理的平衡。除了加速生產(chǎn)率的無數(shù)通用XPS增強功能和改進之外，8.2版本已經(jīng)讓我們在平臺調(diào)試上進入了下一階段。賽靈思的MicroBlaze跟蹤核與安捷倫的跟蹤工具集的聯(lián)合使用，為客戶的復(fù)雜的嵌入式系統(tǒng)工作帶來了新的獨具一格的可視性。

欲了解更多關(guān)于所有賽靈思嵌入式處理解決方案的信息，請訪問：www.xilinx.com/cn/processor。