基于Δ-Σ技術(shù)和FPGA的數(shù)據(jù)采集系統(tǒng)

摘 要: 為了改善傳統(tǒng)數(shù)據(jù)采集系統(tǒng)運(yùn)算能力差、分辨率低、可靠性低等缺點(diǎn)，結(jié)合Δ-Σ技術(shù)和FPGA，設(shè)計(jì)了一種多通道、高分辨率、寬動(dòng)態(tài)范圍的新型數(shù)據(jù)采集系統(tǒng)。提出了一種由Δ-Σ A/D轉(zhuǎn)換芯片、高性能FPGA和DSP組成的數(shù)據(jù)采集系統(tǒng)方案及其硬件電路實(shí)現(xiàn)方法。系統(tǒng)利用A/D器件對(duì)信號(hào)進(jìn)行濾波、放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號(hào)進(jìn)行電路控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，由高速DSP芯片核心控制，對(duì)采樣數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。系統(tǒng)能實(shí)現(xiàn)24位高分辨率、寬動(dòng)態(tài)范圍的信號(hào)數(shù)據(jù)采集與高速實(shí)時(shí)處理，可用于電壓、電流、溫度等參量的采集系統(tǒng)中。
關(guān)鍵詞: 數(shù)據(jù)采集; Δ-Σ技術(shù); FPGA; 高分辨率; 寬動(dòng)態(tài)范圍

在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行業(yè)中，常常需要對(duì)各種數(shù)據(jù)進(jìn)行采集。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)運(yùn)算能力差、分辨率低、可靠性低、一致性差，而圖像處理、瞬態(tài)信號(hào)檢測(cè)、軟件無(wú)線電等一些領(lǐng)域需要技術(shù)指標(biāo)的穩(wěn)定性強(qiáng)，一致性好，且具備高速度、抗干擾、高分辨率特點(diǎn)的數(shù)據(jù)采集與處理能力。隨著24 bit Δ-Σ A/D轉(zhuǎn)換技術(shù)的成熟，一些高性能的現(xiàn)場(chǎng)可編程邏輯門(mén)陣列器件FPGA和Δ-Σ A/D轉(zhuǎn)換技術(shù)結(jié)合高性能數(shù)字信號(hào)處理器DSP應(yīng)用于數(shù)據(jù)采集系統(tǒng)中，大大提高了系統(tǒng)的采集精度、分辨率、動(dòng)態(tài)范圍及穩(wěn)定性。Δ-Σ技術(shù)是:用簡(jiǎn)單換取速度,用高速度代替低速度的組織協(xié)調(diào)；模擬量化部分簡(jiǎn)化,而數(shù)字部分增多，各量化電路的性能高度一致,抗干擾能力和溫度性能優(yōu)越；丟掉了濾波、主放、陷波電路,電路進(jìn)一步簡(jiǎn)化,性能更加穩(wěn)定。在高速數(shù)據(jù)采集方面，F(xiàn)PGA具有速度快、效率高的優(yōu)勢(shì)，非常適于大數(shù)據(jù)量的高速傳輸控制,其組成形式靈活，可以集成外圍控制、譯碼和接口等各種電路。同時(shí),FPGA控制器是獨(dú)立單元,在電路中能分擔(dān)CPU工作量,不但提高了CPU實(shí)時(shí)處理能力，而且提高了系統(tǒng)穩(wěn)定性。本系統(tǒng)中，F(xiàn)PGA選用FLEX10K20芯片，DSP選用高性能浮點(diǎn)芯片TMS320VC33，該芯片具有高速、低功耗、低成本、易于開(kāi)發(fā)的特點(diǎn)[1-4]。
1 數(shù)據(jù)采集系統(tǒng)的組成
系統(tǒng)組成框圖如圖1所示,主要由模擬信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、FPGA單元、DSP單元等組成。模擬信號(hào)調(diào)理電路與A/D器件對(duì)信號(hào)進(jìn)行濾波、放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號(hào)對(duì)電路進(jìn)行控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，由高速DSP芯片核心控制，對(duì)采樣數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。

2 數(shù)據(jù)采集系統(tǒng)的關(guān)鍵設(shè)計(jì)
2.1 模擬信號(hào)調(diào)理電路
　模擬信號(hào)調(diào)理電路包括前置低通檢波電路、程控放大器、單端信號(hào)轉(zhuǎn)雙端信號(hào)三部分。該電路在信號(hào)輸入到A/D轉(zhuǎn)換器前對(duì)信號(hào)進(jìn)行濾波、放大等處理。前置低通檢波電路主要是對(duì)檢波器的輸出信號(hào)進(jìn)行低通濾波。程控放大器對(duì)微弱信號(hào)進(jìn)行幅度調(diào)整。檢波器輸出的信號(hào)是差分雙端信號(hào)，經(jīng)過(guò)程控放大器后變?yōu)閱味诵盘?hào)。為提高信號(hào)采集通道的共模抑制比，后續(xù)電路中加入了差分線性放大器將單端信號(hào)轉(zhuǎn)換為雙端信號(hào)，最后進(jìn)入A/D轉(zhuǎn)換器進(jìn)行采集。
2.2 A/D 轉(zhuǎn)換的硬件接口電路
　Δ-Σ A/D轉(zhuǎn)換器的工作原理是無(wú)需保持電路,對(duì)抗混疊濾波器和量化器的要求低，但對(duì)數(shù)字濾波器要求高。工作時(shí)，模擬輸入經(jīng)抗混疊濾波器后變?yōu)閹弈M信號(hào)，經(jīng)Δ-Σ調(diào)制器后變?yōu)樾盘?hào)頻譜和噪聲頻譜相分離的高速比特流信號(hào)，然后再經(jīng)數(shù)字濾波器重構(gòu)出奈奎斯特取樣頻率的高分辨率數(shù)字信號(hào)[5]。
　系統(tǒng)A/D轉(zhuǎn)換接口電路是由Δ-Σ轉(zhuǎn)換技術(shù)的A/D轉(zhuǎn)換套片CS5372、CS5376和現(xiàn)場(chǎng)可編程邏輯器件FPGA通過(guò)主控芯片的控制實(shí)現(xiàn)。CS5372、CS5376是根據(jù)Δ-Σ轉(zhuǎn)換原理共同實(shí)現(xiàn)24 bit Δ-Σ A/D轉(zhuǎn)換的一套芯片，其分辨率能達(dá)到24 bit，動(dòng)態(tài)范圍可達(dá)到124 dB和121 dB。CS5372可應(yīng)用于雙通道高動(dòng)態(tài)范圍、4階Δ-Σ調(diào)制器,與CS5376數(shù)字濾波器結(jié)合使用，可構(gòu)成獨(dú)特的24 bit高分辨率A/D測(cè)量系統(tǒng)。A/D轉(zhuǎn)換的硬件接口電路主要是指CS5372、CS5376與FPGA的硬件連接電路。其連接圖如圖2所示。