I2C總線在鍵盤驅(qū)動中的應(yīng)用

1 引 言

矩陣鍵盤驅(qū)動一般是層次型的，故驅(qū)動程序由兩個獨立的層組成：上層是模型設(shè)備驅(qū)動程序（MDD），映射矩陣鍵盤掃描碼到虛擬鍵的編碼上，產(chǎn)生與虛擬鍵編碼相關(guān)的字符。然后打包鍵盤信息，并將此信息輸入到系統(tǒng)信息隊列中。下層是依賴平臺的驅(qū)動程序（PDD），它將從硬件重新獲得掃描碼。

隨著嵌入式系統(tǒng)的飛速發(fā)展，嵌入式PC在許多領(lǐng)域得到廣泛應(yīng)用。其中嵌入式鍵盤作為一種人機交互工具，有著非常重要的作用。通常的鍵盤設(shè)計采用陣列的設(shè)計方式，例如一個含有9個鍵值的鍵盤需要6個通用I/O口來實現(xiàn)通信。鍵盤的鍵值越多，需要的通用I/O口也越多。

I2C（Inter-IntegratedCircuit）總線是由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標準。它是同步通信的一種特殊形式，具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優(yōu)點。由于連接到I2C總線的器件有不同種類的工藝（CMOS、NMOS、雙極性），邏輯0（低）和邏輯1（高）的電平不是固定的，它由電源VCC的相關(guān)電平?jīng)Q定，每傳輸一個數(shù)據(jù)位就產(chǎn)生一個時鐘脈沖。

I2C的這些特點使得在許多設(shè)計中備受青睞，本文所介紹的MAX7347-7349系列芯片，即是一款I(lǐng)2C兼容芯片。它將鍵值掃描等一系列操作封裝在芯片內(nèi)部完成，CPU只需要通過I2C總線與芯片通信，通過向芯片寫入一定的命令完成某些操作。從而簡化了鍵盤驅(qū)動的處理。而且由于I2C支持多主控，因此不影響系統(tǒng)其他設(shè)備的操作。整個過程只需要3個通用I/O口與CPU通信，可以處理多達64個鍵值的響應(yīng)，有效地節(jié)省了通用I/O口。

2 基本原理

2.1 鍵盤驅(qū)動實現(xiàn)原理

通常的鍵盤采用矩陣式原理，例如對于一個含20個鍵值的鍵盤，采用4×5的矩陣陣列，即4行5列。其中行和列直接與CPU的I/O口相連，4個I/O口作為中斷I/O口。一旦外部有鍵按下，就會產(chǎn)生中斷，由于鍵盤被按下后，該鍵對應(yīng)的行和列被連通，因此根據(jù)判斷各列對應(yīng)的I/O口的電平，可以得到被按下鍵的位置，從而采取相應(yīng)的響應(yīng)。

本文所采用的MAX7347-7349系列芯片內(nèi)部有一個FIFO隊列，他在內(nèi)部完成按鍵去抖、掃描鍵值、按鍵自動重復(fù)，以及某些時刻報警等一系列復(fù)雜的操作，而鍵盤驅(qū)動本身是需要通過發(fā)送一系列的命令來得到所需要的某些狀態(tài)值，從而進行相應(yīng)的操作。

2.2 I2C總線通信原理

I2C總線是由數(shù)據(jù)線SDA和時鐘SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。各種被控制電路均并聯(lián)在這條總線上，每個電路和模塊都有惟一的地址。CPU會發(fā)出地址碼用來選址，即接通需要控制的電路。所以，各控制電路雖然掛在同一條總線上，卻彼此獨立，互不相關(guān)。

I2C總線定義了嚴格的傳輸信號來完成一次傳輸。

開始信號：當SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。

結(jié)束信號：當SCL為低電平時，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。如圖1所示。

注意：SDA線上的數(shù)據(jù)狀態(tài)僅在SCL為低電平的期間才能改變，SCL為高電平的期間，SDA狀態(tài)的改變會被識別為起始和停止條件。

SDA也是I2C總線的數(shù)據(jù)信號線，I2C總線由數(shù)據(jù)線SDA和時鐘信號線SCL構(gòu)成串行總線，可發(fā)送和接收數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進行雙向傳送，最高傳送速率100kbps.各種被控制電路均并聯(lián)在這條總線上，但就像電話機一樣只有撥通各自的號碼才能工作，所以每個電路和模塊都有唯一的地址，在信息的傳輸過程中，I2C總線上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能。CPU發(fā)出的控制信號分為地址碼和控制量兩部分，地址碼用來選址，即接通需要控制的電路，確定控制的種類；控制量決定該調(diào)整的類別（如對比度、亮度等）及需要調(diào)整的量。這樣，各控制電路雖然掛在同一條總線上，卻彼此獨立，互不相關(guān)。

中央處理器（英文CentralProcessingUnit,CPU）是一臺計算機的運算核心和控制核心。CPU、內(nèi)部存儲器和輸入/輸出設(shè)備是電子計算機三大核心部件。電腦中所有操作都由CPU負責讀取指令，對指令譯碼并執(zhí)行指令的核心部件。其功能主要是解釋計算機指令以及處理計算機軟件中的數(shù)據(jù)。所謂的計算機的可編程性主要是指對CPU的編程。CPU由運算器、控制器和寄存器及實現(xiàn)它們之間聯(lián)系的數(shù)據(jù)、控制及狀態(tài)的總線構(gòu)成。差不多所有的CPU的運作原理可分為四個階段：提?。‵etch）、解碼（Decode）、執(zhí)行（Execute）和寫回（Writeback）。

應(yīng)答信號：接收數(shù)據(jù)的IC在接收到8 b數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的IC發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出1個信號后，等待受控單元發(fā)出1個應(yīng)答信號，CPU接收到應(yīng)答信號后，根據(jù)實際情況做出是否繼續(xù)傳遞信號的判斷。若未收到應(yīng)答信號，由判斷為受控單元出現(xiàn)故障。如圖2所示。

3 具體實現(xiàn)

3.1 接口電路

如圖3所示MAX7347芯片電路示意圖。

其中11個腳為鍵盤陣列輸入連接到鍵盤外設(shè)，3行8列，最多可以控制24個不同按鍵。3個腳與PXA 270直接通信，INT為中斷腳，按鍵按下為低電平，SCL為I2C兼容串行時鐘輸入，SDA為I2C兼容串行I/O口。

當有鍵按下時，連接到鍵盤的11個腳會有電平的變化，芯片會根據(jù)電平的變化得到按下鍵的鍵值，然后存放在芯片內(nèi)部的FIFO中，同時把INT腳下拉為低電平。此時鍵盤驅(qū)動在檢測到INT變低之后會通過SDA向芯片發(fā)送一系列命令，芯片通過SDA傳回給驅(qū)動相應(yīng)的狀態(tài)及值。SCL和SDA的電平變化嚴格遵循2.2節(jié)介紹的I2C總線通信信號規(guī)律。

3.2 軟件實現(xiàn)框架

WindowsCE作業(yè)系統(tǒng)是Windows家族中最新的成員，專門設(shè)計給掌上型電腦（HPCs）所使用的電腦環(huán)境。這樣的作業(yè)系統(tǒng)可使完整的可攜式技術(shù)與現(xiàn)有的Windows桌面技術(shù)整合工作。WindowsCE被設(shè)計成針對小型設(shè)備（它是典型的擁有有限內(nèi)存的無磁盤系統(tǒng)）的通用操作系統(tǒng)，WindowsCE可以通過設(shè)計一層位于內(nèi)核和硬件之間代碼來用設(shè)定硬件平臺，這即是眾所周知的硬件抽象層（HAL）（在以前解釋時，這被稱為OEMC（原始設(shè)備制造）適應(yīng)層，即OAL;內(nèi)核壓縮層，即KAL.以免與微軟的WindowsNT操作系統(tǒng)HAL混淆）。

Windows CE操作系統(tǒng)驅(qū)動層分為MDD層（Model Device Driver,模型設(shè)備驅(qū)動）和PDD（Platform Dependent Driver,平臺相關(guān)驅(qū)動）兩層，框架結(jié)構(gòu)如圖4所示。MDD層是抽象出來的一些功能，不與硬件直接相關(guān)，他接收PDD層傳來的數(shù)據(jù)，完成處理得到的鍵值，發(fā)出消息通知處理處理響應(yīng)操作的程序，PDD層與硬件直接相關(guān)，實現(xiàn)硬件接口以及獲得的硬件特性傳遞給MDD層。

驅(qū)動實現(xiàn)流程，PDD層主要實現(xiàn)鍵盤的監(jiān)控，開辟兩個線程，線程MaxKeyCheckPro監(jiān)控INT腳的電平變化。當有鍵按下，INT拉低，此時在I2C總線準備完畢的情況下，通過I2C總線發(fā)送讀取鍵值的命令讀取芯片的FIFO,芯片在接收到命令之后會將FIFO中存儲的鍵值通過I2C總線發(fā)出傳回給線程MaxKeyCheckPro,同時發(fā)出通知給線程KeybdIstThreadProc,將傳遞回來的鍵值傳給線程KeybdIstThreadProc,再由線程KeybdIstThreadProc負責將鍵值傳給MDD層，MDD層負責存儲鍵值，并發(fā)出消息通知相應(yīng)的程序?qū)︽I值做出響應(yīng)。

采用兩個線程的目的是讓各自完成自己的操作，不會造成相互的影響，在按鍵頻繁觸發(fā)的情況下，線程MaxKey CheckPro可以在快速得到鍵值傳遞出去之后立即等待下一次按鍵的發(fā)生，不會因為在處理其他的操作而使得下一次按鍵的響應(yīng)有所延遲。

3.3 I2C總線的通信流程

由于按鍵的頻繁按下會導(dǎo)致不停地使用I2C總線讀取芯片F(xiàn)IFO,所以防止2次讀寫之間的干擾（即在一次讀寫沒有完成之前另一次讀寫操作也占用I2C總線，兩次的數(shù)據(jù)會造成紊亂）是一個重要的問題。

針對一次讀寫操作，考慮到其不可打斷性以防止數(shù)據(jù)的破壞，采用mutex互斥鎖。即每次只允許1個讀寫操作占用I2C總線。在1次讀寫操作開始之前，等待互斥鎖，直到讀寫操作完畢，釋放互斥鎖。這樣當在一次讀寫沒有完成之前，另一次讀寫無法占用I2C總線，而只能等待。具體流程如圖5所示：

3.4 具體讀寫操作

這里的鍵盤驅(qū)動與普通鍵盤驅(qū)動不同，不需要通過判斷鍵盤矩陣的電平變化來得到鍵值，這些操作由芯片內(nèi)部完成。鍵盤控制器對按鍵操作去抖并且自動存入FIFO中，因此所需要做的操作就是在檢測到鍵盤按下之后讀取FIFO.如圖6所示。

但值得注意的是，每次按鍵按下之后，INT腳會被拉高，但是只有在將FIFO清空之后INT才會被拉低，拉低之后如果繼續(xù)有鍵盤按下，會繼續(xù)把鍵值存放在FIFO中。所以每次的讀取操作需要清空FIFO.但是在實際應(yīng)用中發(fā)現(xiàn)當鍵盤在被快速按下時，對于FIFO中的操作都做出響應(yīng)會影響系統(tǒng)的性能，所以選擇丟掉FIFO隊列中其他鍵值，只保留最后一個。

FIFO是英文First In First Out 的縮寫，是一種先進先出的數(shù)據(jù)緩存器，他與普通存儲器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡單，但缺點就是只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動加1完成，不能像普通存儲器那樣可以由地址線決定讀取或?qū)懭肽硞€指定的地址。

4 性能分析

整個過程CPU通過3根主線和芯片通信，實現(xiàn)了按鍵操作的快速響應(yīng)和處理，可以控制最多達64個按鍵的防抖及響應(yīng)，由于芯片封裝了一部分功能，由硬件來處理使得速度變快。由于I2C的多主控特點，不會影響掛在I2C上的其他外設(shè)的工作和性能。

5 結(jié) 語

本文介紹基于PXA270處理器和WindowsCE 5.0操作系統(tǒng)上的鍵盤驅(qū)動的設(shè)計和實現(xiàn)。目前已經(jīng)在本平臺上穩(wěn)定運行，具有很好的按鍵處理能力。