LVDS高速數(shù)據(jù)傳輸技術(shù)在全彩LED控制系統(tǒng)中的應(yīng)用

蘭州交通大學(xué)電子與信息工程學(xué)院 胡月華，謝彥峰，張忠林 引言 lvds (低電壓差分信號)是一種能滿足超高速數(shù)據(jù)傳輸?shù)男录夹g(shù)，它具有低電壓、低輻射、低功耗、低成本和內(nèi)含時鐘等優(yōu)點(diǎn)，尤其適用于有一定傳輸距離要求的低功耗高速數(shù)據(jù)傳輸。由于用lvds接口傳輸信號必須先進(jìn)行l(wèi)vds和ttl的轉(zhuǎn)換，所以在lvds接口處使用專用lvds收發(fā)器芯片不僅提高了成本，而且增大了pcb板的面積；而用千兆網(wǎng)卡傳輸則需要使用幀同步字，并且在接收端需要對接收到的數(shù)據(jù)進(jìn)行同步字校驗。為此，本文在全彩led控制系統(tǒng)信號傳輸中采用了與高速時鐘采樣進(jìn)行同步接收的lvds傳輸方案，從而省去了同步字和控制信號，且增加了板子的集成度，并使整個系統(tǒng)信號傳輸穩(wěn)定，成本降低。 1 基于lvds的數(shù)據(jù)傳輸硬件設(shè)計 1.1 全彩led控制系統(tǒng) 全彩是指顯示屏上每像素的顏色顯示采用24bit，共顯示16 777 216種顏色。而現(xiàn)今許多圖形顯示只支持8 bit顏色值，只能顯示256種顏色。本設(shè)計的全彩led屏可與計算機(jī)vga顯示屏實時同步輸出顯示，并可任意播放圖片、文字、廣播、電視、錄像、vcd以及各種三維動畫。此外還能完全適應(yīng)戶外各種惡劣性環(huán)境(如防腐，防水，防潮，防雷，抗震等)。led屏的顯示采用1024×768像素，數(shù)據(jù)量為1024×768×60(幀)×24=1132462080 bit，每個掃描板能控制128×128像素，所以完整顯示a板的數(shù)據(jù)需要8×6=48塊掃描板，a板的lvds信號一共使用6路，每路四對(clock+r-c-bdata(3對))；b板則使用兩路，一路輸入，一路輸出，每路都由(clock+r-g-bdata (3對))構(gòu)成。圖1所示是a板和b板的連接示意圖，其中a板為數(shù)據(jù)分發(fā)板，b板為掃描板。 1.2 lvds信號傳輸連接電路 圖2為rj45_2接口電路連接圖。使用lvds信號傳輸時，在接收端應(yīng)有4個100ω的匹配電阻與差分線阻抗相匹配，以減少阻抗不匹配所導(dǎo)致的共模噪聲增加和電磁干擾(emi)。值得注意的是，在走線時，差分線的長度應(yīng)該保持一致，且差分線應(yīng)彼此盡量靠近以減少反射，并應(yīng)盡量減少信號路徑中的過孔數(shù)量與阻抗的不均勻，此外，還要把lvds和ttl信號層分開以防止串?dāng)_。 圖3為fpga的連接電路。本全彩led控制系統(tǒng)之所以選用fpga作為測試平臺，其原因首先是fpga可以快速轉(zhuǎn)向最終原型，其次是它的可再編程能力強(qiáng)，可以通過軟件而不是硬件來滿足設(shè)計的改進(jìn)，而最重要的一點(diǎn)則是因為fpga提供了大量的資源，包括sdram驅(qū)動、zbt sram驅(qū)動和快速傳輸邏輯接口(lvds)等。ep2c5q208c8一共有208個管腳，分成4個bank，bank1的i／o接口用于差分信號線，bank2上的i／o接口與sdram相連接，bank3和bank4用來連接led顯示屏的數(shù)據(jù)和控制信號。 2 基于lvds的傳輸軟件 硬件電路連好之后，便可用vhdl語言編寫相應(yīng)的測試代碼。可通過計數(shù)器生成rgb數(shù)據(jù)信號，然后把數(shù)據(jù)從fpga經(jīng)差分線輸出，再經(jīng)過10米長的雙絞線輸入到fpga，從而檢驗lvds信號傳輸?shù)姆€(wěn)定性，其示意圖如圖4所示。部分vhdl代碼如下： 圖5所示是用邏輯分析儀觀察到的波形圖。從圖5可以看出，通過lvds信號線可使此系統(tǒng)在10米處穩(wěn)定地傳輸100 mbps的信號。 3 結(jié)束語 高速信號傳輸對pcb板上信號的穩(wěn)定性要求越來越高，為此，本文給出了用lvds信號進(jìn)行高速數(shù)據(jù)傳輸?shù)姆桨福⒁殉晒ν瓿蓽y試。結(jié)果表明：在10米傳輸距離上，該方案可以穩(wěn)定地傳輸高達(dá)100 mbps的數(shù)據(jù)信號，成本低，功耗低和集成度高。 （來源：電子元器件應(yīng)用）