基于數(shù)字信號(hào)處理器的匯編程序優(yōu)化方案

雖然目前大多數(shù)DSP都支持C語言編程，但是在實(shí)際工程應(yīng)用中，多是用C語言編寫流程控制，搭建工程框架。

具體的算法模塊以及比較耗時(shí)的功能模塊還是采用匯編語言來編寫。因?yàn)橛脜R編語言進(jìn)行編程可以利用電路自身硬件結(jié)構(gòu)的特點(diǎn)對其進(jìn)行優(yōu)化與精簡，從而能夠使一些復(fù)雜的算法和功能模塊在實(shí)時(shí)性方面取得非常好的效果。文中從指令并行和軟件流水二方面出發(fā)。以ADI公司PSl01系列電路的程序?yàn)閷?shí)例，概括歸納出對DSP匯編程序進(jìn)行優(yōu)化的一般方法。

1 引言

數(shù)字信號(hào)處理器(DSP)相對于模擬信號(hào)處理器有很大的優(yōu)越性，表現(xiàn)在精度高，靈活性大，可靠性好，易于大規(guī)模集成等方面。隨著半導(dǎo)體制造工藝的發(fā)展和計(jì)算機(jī)體系結(jié)構(gòu)的改進(jìn)，數(shù)字信號(hào)處理器的功能越來越強(qiáng)大，對信號(hào)處理系統(tǒng)的研究重點(diǎn)又重新回到軟件算法上，而不再像過去那樣過多地考慮硬件的可實(shí)現(xiàn)性。

隨著DSP運(yùn)算能力的不斷提高，能夠?qū)崟r(shí)處理的信號(hào)帶寬也大大增加，數(shù)字信號(hào)處理的研究重點(diǎn)也由最初的非實(shí)時(shí)性應(yīng)用轉(zhuǎn)向高速實(shí)時(shí)應(yīng)用。

目前大多數(shù)DSP雖然都支持C語言編程，但是在實(shí)際工程應(yīng)用中，最常用的方法是用C語言編寫流程控制。搭建工程框架，具體的算法模塊及比較耗時(shí)的功能模塊還是采用匯編語言來編寫。這是因?yàn)镃語言雖然具有易讀性、可移植性等優(yōu)點(diǎn)，但是它不便于對系統(tǒng)硬件資源的直接控制，無法發(fā)揮DSP自身的特點(diǎn)，無法充分利用DSP系統(tǒng)結(jié)構(gòu)中有限的資源。特別是在硬實(shí)時(shí)性系統(tǒng)中，用匯編語言進(jìn)行編程可利用DSP自身硬件結(jié)構(gòu)的特點(diǎn)對匯編程序進(jìn)行優(yōu)化與精簡，往往能夠使一些復(fù)雜的算法和功能模塊在實(shí)時(shí)性方面取得非常好的效果。

2 匯編程序優(yōu)化

DSP的種類繁多．各類DSP都有其自身的硬件特點(diǎn)，而對DSP匯編程序進(jìn)行優(yōu)化的過程就是根據(jù)程序自身特點(diǎn)充分利用DSP硬件資源的過程。因此，具體到不同的器件．其優(yōu)化方式也不盡相同。目前比較流行的大多數(shù)DSF，都支持程序并行和軟件流水，本文從這二方面出發(fā),概括歸納出對匯編程序進(jìn)行優(yōu)化的一般方法。希望能夠在對不同DSP匯編程序優(yōu)化的過程中提供一些思考方式上的切人點(diǎn)。為了易于說明,筆者提供了一些實(shí)例，這些例子均是用AD公司TSl01系列電路的匯編語言編寫的。

2．1 加強(qiáng)程序并行

程序的并行是匯編優(yōu)化的關(guān)鍵。但是，在開始進(jìn)行任何優(yōu)化之前,必須了解從何處著手，首先了解瓶頸在何處。軟件的某些部分可能只執(zhí)行一次(初始化)或者只執(zhí)行少數(shù)幾次，費(fèi)盡心思優(yōu)化此部分代碼并非明智之舉，因?yàn)楂@得的整體節(jié)省效果是微乎其微。對程序的優(yōu)化應(yīng)將主要力量集中在最為費(fèi)時(shí)的部分。

(1) 循環(huán)展開達(dá)到并行

通過對大量DSP程序的研究．可以發(fā)現(xiàn)整個(gè)程序比較耗時(shí)的部分往往是在1個(gè)或幾個(gè)大的循環(huán)中。這些循環(huán)部分又往往可分為取數(shù)、處理、儲(chǔ)存處理結(jié)果3個(gè)順序執(zhí)行的步驟，這3個(gè)步驟有明顯的時(shí)間先后關(guān)系．只有取了數(shù)才能處理。處理后才能存儲(chǔ)結(jié)果,這種時(shí)間上的相互依賴性為程序的并行帶來了非常大的困難。

循環(huán)展開是最常用的一種優(yōu)化技巧。1次循環(huán)處理過程中的各語句是具有很強(qiáng)的時(shí)間先后順序的,但是在連續(xù)2次循環(huán)過程中的各種語句卻是相互獨(dú)立的,它們是以相同的語句處理不同的數(shù)據(jù)。因此可以采用將循環(huán)次數(shù)減半,每2次(也可以是3次、4次等,應(yīng)根據(jù)具體情況來確定，同時(shí)循環(huán)次數(shù)要做相應(yīng)改變)循環(huán)合并為1次循環(huán)過程的方法來使程序并行,提高效率。

例1是一段對圖像進(jìn)行二值化的代碼的主要部分．是一段2次的循環(huán),并未經(jīng)過優(yōu)化；實(shí)例2是將其循環(huán)展開,2次循環(huán)過程合并為1次循環(huán)的代碼段(這里假設(shè)其每行像素個(gè)數(shù)為偶數(shù)，如果不為偶數(shù)只需在內(nèi)循環(huán)外額外處理一個(gè)像素即可)；實(shí)例3是循環(huán)展開并進(jìn)行優(yōu)化精簡后的代碼段。這3段代碼均用TSl01的匯編語言編寫，其中j4指向待處理的圖像；i5指向處理后的圖像；xrO、xrl分別為圖像行、列個(gè)數(shù)；xr2為二值化的閾值，像素灰度值大于或等于該值的使其等于該值，而像素灰度值小于該值的設(shè)為零。

如實(shí)例3中的(1)、(2)所示，下一循環(huán)的取數(shù)和與閾值比較語句同上一循環(huán)中的指令達(dá)到了并行。分別運(yùn)行實(shí)例1與實(shí)例3并計(jì)算其每個(gè)像素所花費(fèi)的時(shí)間,可知實(shí)例1中平均每個(gè)像素花費(fèi)7．12個(gè)時(shí)鐘周期,而實(shí)例3中平均每個(gè)像素花費(fèi)5．12個(gè)時(shí)鐘周期，比優(yōu)化前少用了差不多2個(gè)時(shí)鐘周期。

(2)提前取數(shù)達(dá)到并行

在循環(huán)外提前取數(shù),徹底打破循環(huán)中各指令間時(shí)間的先后順序,增強(qiáng)其獨(dú)立性并最終達(dá)到并行的目的,這也是一種常用的方法。實(shí)例4利用此種方法,在實(shí)例3的基礎(chǔ)上對實(shí)例1的代碼段做了進(jìn)一步的優(yōu)化與精簡。

如實(shí)例4中所示，(1)在循環(huán)外提前進(jìn)行了取數(shù)，并在(2)達(dá)到了并行，(3)、(4)對由于提前取數(shù)造成的指針移位和額外的賦值進(jìn)行了修正。但是，在使用此方法進(jìn)行精簡優(yōu)化時(shí)要特別注意循環(huán)結(jié)束后對指針的修正。經(jīng)計(jì)算。實(shí)例4平均每個(gè)像素所花費(fèi)的時(shí)間為4．18個(gè)指令周期。

(3)改換語句達(dá)到并行

有時(shí),不同的語句利用不同的硬件資源可以得到相同的結(jié)果。換一條語句執(zhí)行．改變原語句所用硬件資源。往往也能夠增加程序的并行程度。例如DSP中往往提供獨(dú)立的加法、乘法運(yùn)算單元，同樣一條賦值語句可以用加0或者乘l代替，這樣就可以將原來不能并行的從內(nèi)存中取數(shù)語句和對寄存器賦值語句(這兩條語句都要到總線資源)并行起來。這在許多參考資料中都可以見到。在此不再列舉具體實(shí)例。

(4)增加取數(shù)個(gè)數(shù)達(dá)到并行

某些DSP還支持聯(lián)合取數(shù)的功能，其寄存器可能是32位．但是卻支持64位數(shù)據(jù)的存取，即一條語句可完成二組數(shù)據(jù)的存取。而對這兩組數(shù)據(jù)的處理卻是相互獨(dú)立、可以并行的，利用這一功能來達(dá)到優(yōu)化,也不失為一種好方法。

2．2 利用軟件流水

流水技術(shù)是提高DSP程序執(zhí)行效率的另一種主要手段。它可以使若干條指令的不同執(zhí)行階段并行處理。有時(shí)由于相鄰的幾個(gè)指令行有可能使用相同的資源，其間又可能有相關(guān)性，從而使DSP在執(zhí)行時(shí)自動(dòng)插人延遲，使DSP的運(yùn)行速度比預(yù)期的慢：有時(shí)又可能由于指令本身的原因造成延時(shí)(例如跳轉(zhuǎn)指令),使得DSP的效率降低。由于流水技術(shù)本身的復(fù)雜性以及DSP硬件結(jié)構(gòu)的多樣性，這里不再討論造成這種延遲的種種原因(事實(shí)上各個(gè)DSIC的使用手冊中均有詳細(xì)的說明)，只是想告訴讀者其實(shí)有時(shí)候只需要移動(dòng)幾條指令的位置就可以達(dá)到優(yōu)化的目的。在這里仍繼續(xù)采用實(shí)例1的代碼段作為例子(TI公司C6000系列電路的編程更適合此例,只是其匯編指令太復(fù)雜)。

如實(shí)例5(1)所示，它將例3中并行的語句重新分開，變?yōu)槎l語句執(zhí)行。計(jì)算其效率可以發(fā)現(xiàn)平均每個(gè)像素仍然花費(fèi)5．12個(gè)指令周期，與將其并行的效率相同。這是因?yàn)槿?shù)與比較這二條指令共用了同一寄存器資源xr3,造成這二條語句間插入一個(gè)指令周期的延遲，而把語句插入到這兩條指令之間,恰恰利用了這一延遲,達(dá)到了優(yōu)化的效果。

對匯編程序進(jìn)行優(yōu)化，應(yīng)綜合上面提到的各種方法。首先使循環(huán)內(nèi)各語句在時(shí)間關(guān)系上盡量相互獨(dú)立．然后利用種種技巧最大限度地使語句并行；最后再考慮軟件流水造成的延時(shí)，調(diào)整各條語句的位置．盡量減少延時(shí)。

3 結(jié)束語

對特定DSP匯編程序進(jìn)行優(yōu)化的過程就是對其芯片結(jié)構(gòu)充分熟悉利用的過程，程序優(yōu)化與精簡的程度正比于對芯片結(jié)構(gòu)的熟悉程度。這是一個(gè)不斷深入、永無止境的過程。但是還應(yīng)看到，在程序達(dá)到高效的同時(shí),犧牲的是程序應(yīng)有的可讀性。在軟件高度產(chǎn)業(yè)化的今天，程序的可讀性有時(shí)甚至比其高效性更為重要。因此如何在程序達(dá)到高效的同時(shí)盡量保證其可讀性也是在對程序進(jìn)行優(yōu)化時(shí)應(yīng)著重考慮的問題。