數字相機用CCD信號處理器

來源：《電子產品世界》 ccd（電荷耦合器件）信號處理器vsd2100是一款完整的數字相機ic，它為ccd陣列輸出提供信號調理和10位a/d變換。它所提供的ccd信號處理包括：從像素獲取視頻信息的相關雙取樣（cds）；與供變化的照明度條件用的數字控制相當的0d到+34db增益；為得到精確黑色基準的黑色電平箝位。該主信號處理器的特性包括53db snr。其10位a/d變換的變換率達27mhz，而且沒有漏代碼。低電壓（2.7v到3.6v），低功率（2.7v為160mw,3.0為190mw）便攜工作。 它的應用包括：視頻相機，數字靜止相機，pc相機和保密相機。 vsp2100y功能框圖示于圖1，其中ccdd：ccd信號輸入，ccdr：偽反饋回路外接電容，refck：cds基準取樣脈沖，datck：cds數據取樣脈沖，wrt：串行數據輸入的寫脈沖，sd：d/a變換器串行數據輸入，sclk：串行數據輸入的時鐘，dacout：d/a變換器輸出，0b：光學黑色箝位脈沖，adck：數字數據輸出鎖存時鐘，drvdd：數字輸出（b1～b10）的數字電源。從圖1可見，ccd陣列的輸出先送到相關雙取樣器（cds），然后到有對數控制特性的電壓控制衰減器（vca），并在加到10位a/d變換器輸入之后送到輸出放大器，采用兩個校正周期來降低其失調變化。在偽像素時間期間激勵輸入自動零電路以清除相關雙取樣器的失調。在光黑色定時期間用另一個自動零電路來消除與輸出放大器有關的失調和來自cds的剩余失調。 相關雙取樣器（cds）去掉來自圖像傳感器輸出的低頻噪聲。在基準時段期間和數據時段期間對來自ccd陣列的輸出取樣。用減法消除呈現(xiàn)在輸入端，并比像素時段大一個周期的噪聲。vsp2100采用一種三track/hold相關雙取樣器結構（見圖2）。track/hold2在基準時段期間被refck信號取樣。track/hold3在數據track/hold1被datck信號取樣的相同時間被重新取樣。這樣做是為了去掉來自track/hold2的大的瞬變，這種大的瞬變是跟蹤和保持采集時間期間所呈現(xiàn)出的復位瞬變的一部分。track/hold3的輸出經電壓跟隨器緩沖。